niske nepokretan trenutni LDO dizajn?

X

xinhunlei

Guest
Bok, svima, ja ću dizajn na čipu LDO, spec. je vout = 3.3V vin = 4.4v-5.5V, mislim da ti spec. lako postići,
ali to zahtijevaju IQ samo 2uA, imam poteškoća!neka onaj koji imaju ideje i dajte mi neke papire refrence?hvala puno!

 
Nowe rozwiązanie F-Secure w prosty sposób sprawdza, czy użytkownicy łączą się z właściwymi serwisami online.

Read more...
 
Mislim da trebate samo dizajn niske opskrbe struje EA zadovoljiti kupca.

možda EA treba biti u subthreshold regiji.

 
Postoji nekoliko stvari koje trebate uzeti u obzirnost.
1) potrebno je dizajn vrlo niske pristranosti referentne struje, obično oko 100nA ili ispod.

2) ako nema off-chip kondenzator, to je izazov napraviti petlju stabilan.možete tražiti neke radove s ključnim riječima: "kondenzator-free".

3) Budući da je izlazna struja je samo 5mA, tranzistor velike snage neće biti prevelika, ali greška-pojačalo trebalo imati dovoljno izlazne struje za punjenje ili pražnjenje vrata-kondenzator od tranzistor velike snage.Okretanja-Rate of error-pojačalo je vrlo važno.

4) postoji neki papir o pogubio-rate poboljšanje spoja, što može pomoći greška-pojačalo za punjenje tranzistor velike snage sa manje struje u stanju mirovanja.možete pretraživati papir s ključnim riječima: "SRE" ili "okretanja-Rate poboljšanje".

 
Ne razumijem kako se razmotriti korištenje niske opskrbe struje EA na moj dizajn, možete li mi reći neke detalje?
Za IamnotJunk: Kako to misliš, molim te?
Najviše stvar i brinuti se stablity pod takvim niskim IQ.Nadalje, da li koristim razmak medu pojasevima za ostvarenje referenca, je li to moguće? Kakav ofrefrence mogu koristiti u ovom niskim IQ LDO dizajn, dok je PSRR je velika?

 
Lekage ono će biti usporedivi s ur quiscent struje.ja donno kako se može crtati sa 2uA tekuće.

 
Moguće je da dizajn 2uA Iq LDO, ali to nije učinjeno još.Znam to jer sam raditi na tome.Za ur referenca, u potreba za korištenje subVth referenca kao Giuseppe de Vita & Giuseppe Iannaconne vref, koji su nanopower 10 ppm vrefs, zakrivljenost ili ispraviti subvth vref.ali ovo zadnje sam sebe previše prostora (veliki otpornici).Tipične pogreške pojačalo magnetiziranje više nisu pogodni za ovu vrstu programa, te u moraju djelovati u subvth svih vremena.S obzirom da će pogoršati brzinu sklop (iako ur LDO navika izvor previše struje), u potreba dinamički trenutno aktivne sudoper / izvor za parazitskih kapaciteta od Mpass.Ovo se može postići sa GM-stanicama u zajedničkim vratima config.Ja sam postizanja 1,6 ua IQ uopće raspon Iout (0-100mA).Ali, tu je veliki problem još uvijek nije fiksni: PSRR.PSRR sredinom aproaches bend freq 0dB, i to je dobro, samo vrlo vrlo loše

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Tužan" border="0" />To je sve što mogu reći o ovoj vrsti sklopova.

 
Vidio sam nekoliko BGR implementacija sa strujom 1.4uA.Mislim ipak da će biti izazov za implementaciju."Vrlo male snage High Temperature Stability pojasni razmak Reference Voltage" W. Rahajandraibe, D. Auvergne, C. Dufaza & B. Cialdella, B. Majoux i V. Chowdhurysamo traži ovo od papira i bi biti korisne za BGR dizajn LDO.

 
Yeah, right, no govorimo o regulatora, a ne reference, reference (tj. razmak medu pojasevima) Ne trebate osigurati da bilo koji tekući teret, jer oni pomoći da se pristranost, a ne na izvor.

 
Osjećao sam se BGR struje je također dio LDO Iq osim Griješiti amp.Taj kako radimo dizajne ovdje ..

 

Welcome to EDABoard.com

Sponsor

Back
Top