W
wangjill
Guest
Proizvod Izmjene 5.5bThe FLI funkciju mti_GetSignalType () je promijenjen tako da za
rukovati u luci signal da je srušila se vraća vrstu ID
od formalnih port, a ne vrstu ID stvarni signal koji je
su propali.
(To se čuva vrstu ID-u skladu s imenom
koje ste dobili od istih signala rukovati.)
The FLI funkciju mti_SetSignalValue () više nije atomska granulati
niz signala.
On postavlja čitav niz vrijednosti direktno na vrh
razini atomske niz signala umjesto iterating kroz subelements.
(Imajte na umu da će za ne-atomska polja još uvijek iterates kroz
subelements.)
Poboljšanje je učinio nekoliko FLI vozač funkcija u
bi se omogućilo vožnja atomska nizovi (koji je brži od
normalnog načina vožnje polja na subelement razini).
Nizovi su atomska i ako su njihova subelements nabrajanje vrsta, ako su
nema više od jednog vozača, ako su prognani samo na nulu zakašnjenja,
ako nisu spojeni na OUT ili INOUT luke, a ako oni nemaju
bilo koji pridruženi kompozitnih rezolucije ili vrstu pretvorbe funkcije.
Sljedeće funkcije su promijenjene kako je navedeno:mti_CreateDriver () sada stvara atomska atomska vozača na niz signala.
Ona će granulirati jedna atomska niz signala samo ako više od jednog vozača
stvara se na njega.mti_FindDriver () više nije granulati atomska niz signala.mti_GetDriverSubelements () će sada granulirati jedna atomska niz signala
kako bi se vozaču subelements.mti_ScheduleDriver () će sada atomski pogon niz signale s nula zakašnjenja.
Zakazivanje s nule odgode će izazvati niz atomska signal da se
granuliran.Imajte na umu da mti_GetDriverNames () i mti_GetDriverValues ()
neće vratiti bilo koju informaciju za atomska niz signala.
Također, imajte na umu da mti_GetSignalSubelements () snage granulacije od
atomska niz signala.
The VHDL Verilog kompilatora i da nije bilo promjena prikaz u punoj korištenja
informacije, kada se pogreška pojavljuje korištenja.
Potpuni korištenju dobiva prikazana poruka
samo-pomoći kada je parametar koji se koristi.A uprskati zaslon sada pojavljuje na OEM verzije ModelSim identificirajuće
Internet kao različit od redovne ModelSim PE proizvod.
(OEM only)Nove značajke Dodano u 5.5bKarakteristika je dodan kako bi se dozvolilo Solaris zajedničku memoriju.
Ova značajka može povećati
izvođenje velikih simulacije.
Pogledajte ispod za više detalja.Dva programa da bi se olakšalo Solaris osobina imaju zajedničku memoriju
je dodano za "sunos5" i "sunos5v9" platforme.
Na izvršne su
se nalazi ispod "sunos5" i "sunos5v9" direktoriji u modeltech stablo
i nazvana vshminit i vshminf.Kako bi naučili kako koristiti ovu značajku, dozivati vsim i kliknite na izborniku Help
Pomoć> Technotes> Solaris_Shared_Memory
Pokazivač vremena na gumb Valna Window je poboljšana.Pokazivač vremena gumb je vrijeme vrijednost prikazanu u vrijednosti stupca i
pokazivača reda val prozor.A desni klik miša (RMB) na ovaj gumb će pretvoriti ga u stavku polje
gdje možete unijeti novu vrijednost vrijeme.
Zatim, kursor (i vidjeli)
će se premjestiti na novo vrijeme.
Tu je novi FLI funkciju, mti_CreateTimeType (), koja se koristi da bi dobili
drškom na vrstu deskriptor za vrijeme VHDL tipa.
Jedna korisna aplikacija
je za tisak iz trenutnog vremena.
Na primjer,curr_time_str = mti_Image (mti_NowIndirect (& curr_time),
mti_CreateTimeType ());
mti_PrintFormatted ( "% s delte Vrijeme% d: Signal% s /% s% DN"
curr_time_str, mti_Delta (),
region_name, mti_GetSignalName (sigid), sigval);
Postavljanje nove povlaštene varijabla PrefMain (stallKernel) do 1 će uzrokovati
simulacije kernelu za stanku dok Valna Window ažuriranja dogoditi.
Ako je simulator
nije pokrenut ili je varijabla je postavljena na 0, da neće biti efekta.
Zadana vrijednost je 0.
U naredbeni runStatus ima novu opciju koja punim imenom -
će vratiti stanje i razlog (status).
VSIM 5> when clk {stop}
VSIM 6> run
# Simulation stop requested
VSIM 7> runStatus
# break
VSIM 8> runStatus -full
# break user_stop
Na vrijednosti su moguća razloga:bkpt
bkpt_builtin
kraj
fatal_error
iteration_limit
silent_halt
korak
step_builtin
step_wait_suspend
user_break
user_halt
user_stop
nepoznato
Razlog vrijednost ima samo značenje nakon pokrenuti ili koraku naredba
povratak.
Pozivanje runStatus dok je još u trčanje
države (tj. unutar kada tijelo) će vratiti prethodnu vrijednost razloga.U ovom trenutku, korisnik je upozorio da vam svibanj dobiti rezultate koje ne
očekivati.
S načinom raspada ključ radova, moguće je da se razlog
broj koji se može vratiti ili user_break ili user_stop.
To je zato što
raspada se može pojaviti na različitim mjestima u simulacije ciklusa.
Ako je
Simulator je proces evaluacije u vrijeme odmora, a user_break
će biti vraćen, no, ako je završio simulator procesa i
ažirirajući je signal vrijednosti, a zatim user_stop će biti vraćen.
Na suptilan
način na koji vi vidite u tekućoj sustav s Source prozor.
U
prvi slučaj Izvor Window označava datoteku linije broj s
plava strelica, dok se u potonjem slučaju nijedan izvor linija je prikazano.
A new set kompajler prekidači su dodane kako bi se omogućilo daljnje
Vrata-level optimizacije pojavljivati u ćeliji Verilog bibliotekama.U početnom releases of 5.5, ovi su bili krajnje konzervativan optimizacijama
s obzirom na da li ili ne optimizacije je dozvoljeno.
Sa 5.5b,
nekoliko prekidači su dodani da onemogućite neki od tih provjera.
The prekidači su navedene u vlog kompajler na naredbeni redak.
Oni samo imaju efekta prilikom sastavljanja vrata-level cell knjižnice, koristeći
the-fast prekidača.
Vi svibanj također navesti-debugCellOpt
prekidač kako biste potvrdili da optimizacijama su nastale.nocheckCLUP
To omogućuje povezivost petlje prebaciti na mob da se optimizira.
nocheckOPRD
Ovaj prekidač izlazni priključak omogućava da se čitaju interno od strane stanice.
Napomena, ako je vrijednost
pročitao je jedina vrijednost doprinijeli output od strane ćelija, a ako postoji
vozač na internetu izvan ćelije, vrijednost neće odražavati čitati
je riješen vrijednost.
nocheckDNET
Ovaj prekidač dopuštaju obje luke i kasniti port (kreirana za negativne setup / čekanje)
koje će se koristiti u funkcionalnom dijelu ćelije.
nocheckSUDP
Ovaj prekidač omogućuje slijedni UDP voziti drugu redoslijedni UDP.
Ako ste naveli nocheckALL, sve ove zastave će biti omogućena.
Primijetite također
funkcionalnost stanici treba biti verificirana nakon koristeći neki od tih
prekidače.
The vlog brzi prekidač sada ručke ćelija s $ setuphold
i $ recrem timingchecks koje koristite ili tstamp_cond
tcheck_cond argumenata.Added razrada jednog upozorenja kada generičkih / Navedeni parametri na naredbu
skladu s-G-G ili nisu prisutne na dizajn.VHDL poboljšanja performansi su dodani na Std_Developerskit std_mempak
paket.
The Mem_Load i procedure Mem_Dump sada preopterećen po defaultu s
ubrzana verzija tih postupaka.
A recompile bilo VHDL koda pomoću
ovih procedura će rezultirati u korištenju ugrađenog u ubrzane procedure.
Sastavljanje sa-noaccel std_mempak vcom opcija će rezultirati u
korištenje originalnog VHDL koda iz paketa.Mogućnost je dodana u ModelSim PE i OEM proizvodi (ModelSim SE već
ima tu funkciju) na pločica i naslagati prozore iz naredbenog retka.
Ovo
funkcionalnost je moguća samo s GUI ranije.Verilog 2001 podrške za povezati odgode.
Ova značajka je omogućeno sa-v2k_intr_delay prekidača.
Prekidač
uzrokuje kašnjenje biti vidljiva na load port (ranije, korisnik je u
povezivanje unutar tampon učitati modul da vidi kašnjenje).
Ako ste
$sdf_annotate() poziva u svoj dizajn koji ne uzimajući pogubili
onda trebate dodati Verilog zadatak $sdf_done() nakon zadnjeg
$sdf_annotate() to maknuti bilo koji od nula svibanj kašnjenje MIPDs da su
stvorili.
[Ova je poruka edited by: ssyang na 2001-06-02 22:00]
rukovati u luci signal da je srušila se vraća vrstu ID
od formalnih port, a ne vrstu ID stvarni signal koji je
su propali.
(To se čuva vrstu ID-u skladu s imenom
koje ste dobili od istih signala rukovati.)
The FLI funkciju mti_SetSignalValue () više nije atomska granulati
niz signala.
On postavlja čitav niz vrijednosti direktno na vrh
razini atomske niz signala umjesto iterating kroz subelements.
(Imajte na umu da će za ne-atomska polja još uvijek iterates kroz
subelements.)
Poboljšanje je učinio nekoliko FLI vozač funkcija u
bi se omogućilo vožnja atomska nizovi (koji je brži od
normalnog načina vožnje polja na subelement razini).
Nizovi su atomska i ako su njihova subelements nabrajanje vrsta, ako su
nema više od jednog vozača, ako su prognani samo na nulu zakašnjenja,
ako nisu spojeni na OUT ili INOUT luke, a ako oni nemaju
bilo koji pridruženi kompozitnih rezolucije ili vrstu pretvorbe funkcije.
Sljedeće funkcije su promijenjene kako je navedeno:mti_CreateDriver () sada stvara atomska atomska vozača na niz signala.
Ona će granulirati jedna atomska niz signala samo ako više od jednog vozača
stvara se na njega.mti_FindDriver () više nije granulati atomska niz signala.mti_GetDriverSubelements () će sada granulirati jedna atomska niz signala
kako bi se vozaču subelements.mti_ScheduleDriver () će sada atomski pogon niz signale s nula zakašnjenja.
Zakazivanje s nule odgode će izazvati niz atomska signal da se
granuliran.Imajte na umu da mti_GetDriverNames () i mti_GetDriverValues ()
neće vratiti bilo koju informaciju za atomska niz signala.
Također, imajte na umu da mti_GetSignalSubelements () snage granulacije od
atomska niz signala.
The VHDL Verilog kompilatora i da nije bilo promjena prikaz u punoj korištenja
informacije, kada se pogreška pojavljuje korištenja.
Potpuni korištenju dobiva prikazana poruka
samo-pomoći kada je parametar koji se koristi.A uprskati zaslon sada pojavljuje na OEM verzije ModelSim identificirajuće
Internet kao različit od redovne ModelSim PE proizvod.
(OEM only)Nove značajke Dodano u 5.5bKarakteristika je dodan kako bi se dozvolilo Solaris zajedničku memoriju.
Ova značajka može povećati
izvođenje velikih simulacije.
Pogledajte ispod za više detalja.Dva programa da bi se olakšalo Solaris osobina imaju zajedničku memoriju
je dodano za "sunos5" i "sunos5v9" platforme.
Na izvršne su
se nalazi ispod "sunos5" i "sunos5v9" direktoriji u modeltech stablo
i nazvana vshminit i vshminf.Kako bi naučili kako koristiti ovu značajku, dozivati vsim i kliknite na izborniku Help
Pomoć> Technotes> Solaris_Shared_Memory
Pokazivač vremena na gumb Valna Window je poboljšana.Pokazivač vremena gumb je vrijeme vrijednost prikazanu u vrijednosti stupca i
pokazivača reda val prozor.A desni klik miša (RMB) na ovaj gumb će pretvoriti ga u stavku polje
gdje možete unijeti novu vrijednost vrijeme.
Zatim, kursor (i vidjeli)
će se premjestiti na novo vrijeme.
Tu je novi FLI funkciju, mti_CreateTimeType (), koja se koristi da bi dobili
drškom na vrstu deskriptor za vrijeme VHDL tipa.
Jedna korisna aplikacija
je za tisak iz trenutnog vremena.
Na primjer,curr_time_str = mti_Image (mti_NowIndirect (& curr_time),
mti_CreateTimeType ());
mti_PrintFormatted ( "% s delte Vrijeme% d: Signal% s /% s% DN"
curr_time_str, mti_Delta (),
region_name, mti_GetSignalName (sigid), sigval);
Postavljanje nove povlaštene varijabla PrefMain (stallKernel) do 1 će uzrokovati
simulacije kernelu za stanku dok Valna Window ažuriranja dogoditi.
Ako je simulator
nije pokrenut ili je varijabla je postavljena na 0, da neće biti efekta.
Zadana vrijednost je 0.
U naredbeni runStatus ima novu opciju koja punim imenom -
će vratiti stanje i razlog (status).
VSIM 5> when clk {stop}
VSIM 6> run
# Simulation stop requested
VSIM 7> runStatus
# break
VSIM 8> runStatus -full
# break user_stop
Na vrijednosti su moguća razloga:bkpt
bkpt_builtin
kraj
fatal_error
iteration_limit
silent_halt
korak
step_builtin
step_wait_suspend
user_break
user_halt
user_stop
nepoznato
Razlog vrijednost ima samo značenje nakon pokrenuti ili koraku naredba
povratak.
Pozivanje runStatus dok je još u trčanje
države (tj. unutar kada tijelo) će vratiti prethodnu vrijednost razloga.U ovom trenutku, korisnik je upozorio da vam svibanj dobiti rezultate koje ne
očekivati.
S načinom raspada ključ radova, moguće je da se razlog
broj koji se može vratiti ili user_break ili user_stop.
To je zato što
raspada se može pojaviti na različitim mjestima u simulacije ciklusa.
Ako je
Simulator je proces evaluacije u vrijeme odmora, a user_break
će biti vraćen, no, ako je završio simulator procesa i
ažirirajući je signal vrijednosti, a zatim user_stop će biti vraćen.
Na suptilan
način na koji vi vidite u tekućoj sustav s Source prozor.
U
prvi slučaj Izvor Window označava datoteku linije broj s
plava strelica, dok se u potonjem slučaju nijedan izvor linija je prikazano.
A new set kompajler prekidači su dodane kako bi se omogućilo daljnje
Vrata-level optimizacije pojavljivati u ćeliji Verilog bibliotekama.U početnom releases of 5.5, ovi su bili krajnje konzervativan optimizacijama
s obzirom na da li ili ne optimizacije je dozvoljeno.
Sa 5.5b,
nekoliko prekidači su dodani da onemogućite neki od tih provjera.
The prekidači su navedene u vlog kompajler na naredbeni redak.
Oni samo imaju efekta prilikom sastavljanja vrata-level cell knjižnice, koristeći
the-fast prekidača.
Vi svibanj također navesti-debugCellOpt
prekidač kako biste potvrdili da optimizacijama su nastale.nocheckCLUP
To omogućuje povezivost petlje prebaciti na mob da se optimizira.
nocheckOPRD
Ovaj prekidač izlazni priključak omogućava da se čitaju interno od strane stanice.
Napomena, ako je vrijednost
pročitao je jedina vrijednost doprinijeli output od strane ćelija, a ako postoji
vozač na internetu izvan ćelije, vrijednost neće odražavati čitati
je riješen vrijednost.
nocheckDNET
Ovaj prekidač dopuštaju obje luke i kasniti port (kreirana za negativne setup / čekanje)
koje će se koristiti u funkcionalnom dijelu ćelije.
nocheckSUDP
Ovaj prekidač omogućuje slijedni UDP voziti drugu redoslijedni UDP.
Ako ste naveli nocheckALL, sve ove zastave će biti omogućena.
Primijetite također
funkcionalnost stanici treba biti verificirana nakon koristeći neki od tih
prekidače.
The vlog brzi prekidač sada ručke ćelija s $ setuphold
i $ recrem timingchecks koje koristite ili tstamp_cond
tcheck_cond argumenata.Added razrada jednog upozorenja kada generičkih / Navedeni parametri na naredbu
skladu s-G-G ili nisu prisutne na dizajn.VHDL poboljšanja performansi su dodani na Std_Developerskit std_mempak
paket.
The Mem_Load i procedure Mem_Dump sada preopterećen po defaultu s
ubrzana verzija tih postupaka.
A recompile bilo VHDL koda pomoću
ovih procedura će rezultirati u korištenju ugrađenog u ubrzane procedure.
Sastavljanje sa-noaccel std_mempak vcom opcija će rezultirati u
korištenje originalnog VHDL koda iz paketa.Mogućnost je dodana u ModelSim PE i OEM proizvodi (ModelSim SE već
ima tu funkciju) na pločica i naslagati prozore iz naredbenog retka.
Ovo
funkcionalnost je moguća samo s GUI ranije.Verilog 2001 podrške za povezati odgode.
Ova značajka je omogućeno sa-v2k_intr_delay prekidača.
Prekidač
uzrokuje kašnjenje biti vidljiva na load port (ranije, korisnik je u
povezivanje unutar tampon učitati modul da vidi kašnjenje).
Ako ste
$sdf_annotate() poziva u svoj dizajn koji ne uzimajući pogubili
onda trebate dodati Verilog zadatak $sdf_done() nakon zadnjeg
$sdf_annotate() to maknuti bilo koji od nula svibanj kašnjenje MIPDs da su
stvorili.
[Ova je poruka edited by: ssyang na 2001-06-02 22:00]
ana 2001-06-01 09:43, thyun wrote: