T
trashbox
Guest
Bok dečki, imam dva pitanja o PLL dizajn, molim vas, dajte mi bilo kakve komentare? 1.PLL podrhtavanje pitanje želim dobiti niske jitter sat s rasponom od 50MHz do 200MHz. Postoje dvije selekcije neka VCO imaju mali dobitak (dobije = Kvco = DF / DV) po vrstama tehnikama kao što je multi FV krivulje jer VCO buke je proporcionalna Kvco. b) neka VCO titraju na dvokrevetnoj frekvenciji (od 100MHz do 400MHz), a zatim koristiti šestar-po-dva da se raspon ciljane frekvencije (od 50MHz do 200MHz). Prednost je: visoke frekvencije ima manju apsolutnu podrhtavanje (pretpostavljam posto = podrhtavanje / razdoblje iznosi gotovo na niske i visoke frekvencije), signal nakon div-2 ima manju podrhtavanje ako div-2 ne introdule više buke. Nedostatak je VCO ima veće Kvco ovu metodu. Nisam siguran koji način je bolje u ovom slučaju? 2.Power buka problem u vrlo velikom SOC sustava kao što su CPU ili GPU, digitalni dijelovi će predstaviti buku u analognim dijelovima vrsta mehanizama iako mnogi vještine su korišteni kao branič prsten. Moje pitanje je: u usporedbi s analognim Mos je buke (termički šum i trzaj buke) sama, koji je dominantan izvor buke, buke iz digitalnih dijelova ili mos sama u analognim dijelovima? Hvala vam puno.