HDL Entry

[wzdreamer]

Što Entry alat kojim recomeds ili koristiti?
Nisam zanimljiv o prednosti ili nedostaci u
1. ili
2. slučaj!
Ja sam zanimljiv koliko ppl koristite ili VHDL Verilog i koliko - shematski unos alat ...

biti dobro,
Wazard sanjar

 

[maestor]

Hi wzdreamer,

Ja sam ga vrlo jasan, HDL Entry.

Tada se možete obratiti za VHDL ili Verilog, enterely do vas.Moj savjet je VHDL, kao što znate postoje pros / contras za VHDL i pros / contras za Verilog.

- Maestor

 

[papyaki]

Bok

Koristim VHDL.Izbor je napravljen za dostupnost alata.

 

[igorsat]

Ja m koristeći Verilog.Shematski unos je stvar prošlosti.

igorsat

 

[tlp71@hotmail.com]

Mislim da je danas je dostupna samo vhdl alata.
U prošlosti sam na željenu shematski unos.
whne uređaji prevelika je stvarno teško za upravljanje shematski unos.
Xilinx je primjer kako alat može rasti pogoršati.u zakladu 3.1 shematski zapis je jako lijepo.
u ise je sranje.

zdravo.
G.

 

[wzdreamer]

u redu

<img src="images/smiles/icon_smile.gif" alt="Osmjeh" border="0" />

)) Nema ppl, koji koristi shematski ...
Shematski je mrtav: PPPppp

 

[PlatinumT]

Koristim VHDL.Kada sam je prvi put sam koristio shematski učenja za oko tjedan dana.

 

[Sonic]

Koristim VHDL, diktirane od strane kompanije.Koristiti za korištenje shematski s x1linx osnutka, i max nekoliko godina nazad.

 

[leonqin]

ECS (alat u Xilinx'ISE za Sch dizajn ulaz) je tako loše!
maxplus2's Sch alat je good.and Viewdraw je velik!

 

[Ramesh]

Nema nikakve sumnje da je super za VIEWDRAW shematski unos dizajn.Ali budućnost je samo VHDL ili Verilog temelji dizajna.To je samo zbog prenosivosti je kod za različite ciljane FPGAs različitih dobavljača.

 

[ze_dib]

Bok,

Kao i svi ostali, HDL Koristim uglavnom unos.

Toto2001

 

[Ted]

Imam koristi schematics zapis za neke stare Xilinx chips veoma mnogo godina.Mislim da bi bilo korisno za još neke jednostavne i male dizajnira, ali schematics je imho nije način da se ide i danas.

Koristim uglavnom VHDL za FPGAs, a koriste se malo @ ltera's AHDL, too.Za manje projekte sam ranije dizajnirane rešetke's CPLD sa Abel i mala PLDs s CUPL.

U svakom slučaju, osjećam se tekst temelji alati su najbolje za chip level dizajn.The PCB level design je još jedna priča ....

Ted

 

[topza]

Koristim Verilog.Mislim da je lakše naučiti i iskoriste od VHDL

 

[zoovy]

Bok,
Mi smo prebacivanje na HDL temelji dizajn zbog problema prenosivosti.Ali ja još uvijek kao grafički prikaz na vrh nivou dizajna.Za to smo arecurrently koristeći Synplify sa "HDL analitičar" koji generira blok dijagrami za umjetni dizajn.Naša odluka o prebacivanje na HDL (VHDL u našem slučaju) temelji se na prepreke smo živjeti kroz kada Xilinx prodriješe kompatibilnost unatrag njihovih schematics alata.

Mi smo pomoću ALDEC kao simulacija alat.Ponekad se koriste kod za grafiku značajka za prepoznavanje connectivities za blokove.Ali skoro sve od dizajna u VHDL.

Trebala bih reći još uvijek postoji otpor u našoj tvrtki (uglavnom stari ljudi) da se prebaci tamo do VHDL.

 

[EcraZ]

ako je digitalni dizajn onda je HDL i ako je analogni dizajn onda je shematski unos

Verilog lako i udobnije i zahtijeva manje u odnosu na kodiranje VHDL

 

[irum4]

Malo prije godinu dana sam koristio shematski unos, ali sada ću koristiti samo VHDL unos.

 

[buzkiller]

HDL je bolje, jer jednostavno možete uvesti nove alate u svoj tok.
Verilog podržava više alata onda VHDL, jer se obično koristi za ASIC dizajn.

 

[neodoljiva sila]

JA naviknut zaklinji moj shematski unos alata, ali sam čvrsto VHDL pretvoriti sada.The eskalira složenosti oba uređaja i dizajne shematski unos znači da se više nije učinkovita metoda dizajn - u apstrakciji od HDL je potrebno.Kao što nećete naći mnoge ljude programskog prozora aplikacije u asembler, složenost problema znači da smo se odmaknuti od razmišljanja o sitnih detalja (ostavite da se na kompajler / synthesiser), te se fokusirati na veće probleme .. .

J

 

[snakebites]

Koristim Verilog ulaza, jer sam lerarned C i to je vrlo lako za mene da iskoriste Verilog.

 

[playelectron]

Kad koristim FPGA ili cpld, i ne koriste shematski, jer, Xilinx, primjerice, ne kompatibilan sa različitih verzija od njih softvera.
Volite li koristiti tu Abel, ali engenieer od Xilinx neodobravanje moj izbor, jer se za njih, ovo je previše langage stare i ne za novi veliki čip.
Pa sam se početi koristiti VHDL

Sretno