Diferencijalni Pair Transconductance!

S

saad

Guest
Hi Everyone!
Ja sam koristeći pMOS par ulazni diferencijal u jednoj fazi opamp.Želim povećati transconductance (GM) ulazne para.Mogu povećati omjer aspekt (W / L) za smanjenje Vdsat; gm otuda u iščekivanju to povećanje.

S druge strane, VDS kap je smanjena dok Vdsat i GM-a ostaju gotovo nepromijenjene (simulacijski rezultati dani su u nastavku).Kako mogu držati VDS konstanta ili povećati gm umjesto toga?Može bilo tko pomoć?W / L = 60Ime: m1

Model: cmosp

Id:-9.90e-05

VGS:-9.39e-01

VDS:-5.28e-02

Vbs: 0.00e 00

VTH:-5.07e-01

Vdsat:-3.59e-01

Gm: 2.15e-04

GDS: 1.73e-03

GMB 8.41e-05W / L = 120Ime: m1

Model: cmosp

Id:-9.95e-05

VGS:-9.14e-01

VDS:-2.70e-02

Vbs: 0.00e 00

VTH:-5.08e-01

Vdsat:-3.44e-01

Gm: 2.25e-04

GDS: 3.54e-03

Pozdravi,
Saad
Last edited by saad on 12 rujan 2007 15:47, edited 1 time in total

 
Kako mogu vidjeti ur pmos ulazne tranzistore rad u trioda regione (VDS preniska).Čini se da nešto nije u redu u ur krug ili u testbenches.
U trebali pristranost unos pair u području zasićenja, sve što im je potrebno za rad u slaba inverzija (pod-prag, | VGS-VTH | <=- 50mV).U slaba inverzija Gm = Id / (n * VT), n = 1.3 .. 1.5, Vt = kT / q.Tako daljnje povećanje Gm je samo achivable s Id povećava.
Dajem u korisne reference, mislim da oni će biti korisne za u.
http://www.edaboard.com/viewtopic.php?p=762910 # 762.910
http://www.edaboard.com/viewtopic.php?p=621110 # 621.110

 
DenisMark wrote:

Kako mogu vidjeti ur pmos ulazne tranzistore rad u trioda regione (VDS preniska).
Čini se da nešto nije u redu u ur krug ili u testbenches.

U trebali pristranost unos pair u području zasićenja, sve što im je potrebno za rad u slaba inverzija (pod-prag, | VGS-VTH | <=- 50mV).
U slaba inverzija Gm = Id / (n * VT), n = 1.3 .. 1.5, Vt = kT / q.
Tako daljnje povećanje Gm je samo achivable s Id povećava.

 
Nije jasno.Koje vrijednosti napona na vratima, izvor, odvod čvorovi?
Svibanj biti zajednički način napon na inpute opamp je preniska.Za ur sklop dno ICMR je VgsN (M3, M4)-VthP (M1, M2).Ja mogu predložiti da u skup ulaznih podataka za tlo potencijala (ur krug, ali ne dopustiti ovaj) ili pretjerati NMOS napon je previsok (povećanje W / L ratio of NMOS).

 
Imam set W / L od M3, 4 će biti isto kao i W / L za M10 (za pravilan zrcaljenja) u biti 5.

Kako bi se W / L od M10 utjecati izlazni otpor, a time i dobiti od pojačala?Dobitak je stvarno loše (Av = 10)

<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Crying or Very sad" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Crying or Very sad" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Crying or Very sad" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Crying or Very sad" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Crying or Very sad" border="0" />Molimo provjerite je li im magnetiziranje cascodes pravo ili ne?

 
Magnetiziranje u cascode nemaju utjecaja PMOS točke par operacija.Na slici sve izgleda ok.M14 i M18 moraju imati lager W / L ratio od M9, M10 i M7, M8, tako da se naprave posluje u zasićenje uvijek u najgorem slucaju (max struja, max temperatura).
U moraju dati mi informacije o radu M1, M3 i naponi na svojim terminalima za rješavanje osnovnih problema ur point.

 
DenisMark Kao što je već pitao: Koji je vaš zajednički način ulazni napon?
Ako je to preniska tada uređaji M1 & M2 bi se iz zasićenih regije i djeluje baš kao i sklopke s izlazom niske impedancije davanje te niske dobiti.

 
Kako bi M9 u svojim vratima zasićenja napona mora biti Vt Vdsat iznad njegove izvor napona (tj. Vdsat10).(W / L) je M14 (1 / 5) (W / L) M9 prisiljavajući Vg14 biti iznad Vt 2 Vdsat stoga čuvanje M9 biti u zasićenje.Molim ispravite me ako sam ja događaj izvrnut to!

ja mogu postavljati čvora naponi većina tranzistora u pojačalo u neko vrijeme.do tada molimo provjerite je li im ispravno s obzirom na magnetiziranje?

Hvala

 
To je točno, ali u ovom stanju treba provjeriti preko PVT te u najgorem slučaju.
Daj mi informacije o radu M1, M3 i naponi na svojim terminalima za rješavanje osnovnih problema ur point.

 
tirnanog wrote:

DenisMark Kao što je već pitao: Koji je vaš zajednički način ulazni napon?

Ako je to preniska tada uređaji M1 & M2 bi se iz zasićenih regije i djeluje baš kao i sklopke s izlazom niske impedancije davanje te niske dobiti.
 
DenisMark wrote:U moraju dati mi informacije o radu M1, M3 i naponi na svojim terminalima za rješavanje osnovnih problema ur point.
 
tirnanog wrote:

Što je DC napon koji se primjenjuje na vrata M1 i M2?
 
Da.

Od gleda na radna točka informacija koje ste dostavili izgleda kao da imaju DC napon od 0V na vrata M1 i M2 i mislim da je tvoj problem.Ovaj napon mora biti veći.Kako postaviti ulazni poticaj?

 
Ok, VgsM3 = 0.996V i VthM1 = 0,508 pa minumum od ICMR je VgsM3-VthM1 = 0.488V.Dakle, ako istosmjerni naponi na vrata M1 & M2 nisko od 0,488 svojih će ući u trioda regiji.
Izgleda da u ne graditi testbench ispravno.Da, ulazi mora biti vezan za zemlju AC i AC izvor moraju predstaviti u seriji sa jednim od njih, ali to ne znači da ulazi moraju biti povezani s DC tlo.
Primijeni na DC izvor pozitivne ulaz (više od VgsM3-VthM1 i nisko nego Vdd-VgsM1-VdsatM11), kratka izlaz i ulaz kroz induktivitet negativne 1H (kratko vrijeme DC analiza, otvoreni krug tijekom AC), kratka negativna ulaz u zemlju kroz kapacitet 1F također (otvoren - DC, kratka - AC).Tako ur ulazni napon zajednički način rada će biti određenih DC izvor.Place AC izvor.Nije bitno u nizu na pozitivne ili negativne ulaz, to utjecati na početni fazni pomak samo.Amplituda AC izvora također ne smeta, ona samo utječe na izlazni napon amplitude, a ne dobitak ili faza, može se 1V, 1kV, 1pV, itd.
Nakon što je sve do operacije DC i AC točka simulacije.Razlika između pozitivnih i negativnih ulazi će biti offset voltage.
Ako u ištanje to smanjenje najniže granice ICMR u može vezati skupno kontakte M1 & M2 opskrbe željeznicom.Tako u povećanje VthM1 zbog tijelo efekt.Ako je tijelo efekt je jak u može dobiti ICMR počevši od 0V.

 
Dovoljno je znatiželjan,

Produljenje op-amp topologija je ovo?izgleda kao diferencijalni par slijedi Cascode Preklopljene cascode.Je li to pravo?

Koja je prednost korištenja ove iznad presavijeni cascode amp?

 
iz svog čvor naponi za M1 nad M2 VDS <vdsat to znači da ti tranzistori su linearne u regiji.

Taj je vas glavni problemDodano nakon 4 minuta:što o čvor volta od m11

 
Ur tranzistora su Trioda u regiji, te je potrebno definirati DC za tvoj vrata.Prije početka analize AC DC operativni pt.je uspostavljena.
kao netko s pravom predložen, trebate povećati Vrata napon PMOS smanjiti VDSAT i povećanje VDS.
u dobiti slaba korist, jer su tranzistora prikazuju trioda u regiji.
Do. OP analiza prije nego što bilo koji drugi analizu i osigurati tranzistora su u zasićenje.

--
Mt

 
Hi Saad,
Kao što je sugerirano, ulazni pmos parovi trioda u regiji, uzrok vdsat = 0.34v i VDS = 0.0203v, što je manje nego vdsat.Mislim da možete povećati unos pmos je bias napon.
Srdačan pozdrav!

 
JA dont 'preferirati korištenje PMOS kao ulazni diferencijalni par koji su mu potrebni veća W / L da bi dobili istu GM koji se može postići manjim NMOS
tako da stvarno ograničava svoje max radna frekvencija
srdačan pozdrav,
Rania

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top