zagonetke o VHDL-AMS modeli

[trashbox]

Bok ja planiramo učiti VHDL-AMS modeliranje i sam nije jasno o nekim pitanjima.Ovdje idu:

1) Koji simulator potreban?Imam dozvolu za napredni MS i Mentor.Je li to u redu za VHDL-AMS simulacija?
2) Kao što ja znam, VHDL-AMS se koristi za spremanje vremena kada smo simulirati mixed-signal krugova kao što je sigma-delta modulator u ADC i PLLs.Koliko može uštedjeti na vremenu?Na primjer, 2.-reda, analogni signal loop-sigma-delta modulator provest će mi jedan ili dva tjedna, ako se koristi Napredni MS i Mentor.Ako sam koristiti VHDL-AMS modela, Koliko vremena će sam provesti na to oko?
3) Kako to procijeniti da li moje VHDL-AMS je ispravno ili ne?Mislim da je referenca rezultat je potrebna.Je li to tranzistor razini rezultat simulacije (korištenje naprednih alata MS) ili Simulink rezultat?

Thanks a lot!

 

[flushrat]

Imam koristi Verilog-, ali ne VHDL-, su oni isti?
Ako koristite verilog-, mnogi simulatori ga podržavaju, uključujući i slutnja nanosim ultrasim Eldo i hsim.
Verilog-je između ponašanja i tranzistor razini.Možete napisati funkciju za svoje ponašanje spoja ili pisati model za svoj element, kao što su tranzistor otpornik kondenzator ..., i izgraditi svoj sklop s tim modelima.
On će spasiti puno vremena simulacije.U mom iskustvu, to je brže nego Matlab simulink.

 

[Bozzo]

Bok,
Ako želite dobiti informacije o tehničkim Advance-MS
možete koristiti Voditelj link podrška:
http://www.mentor.com/supportnet/

Bozzo.

 

[shpongle]

Možete koristiti AdvanceMS simuliranja VHDL-AMS

- VHDL-AMS je jezik, strogi nadskup VHDL.Na taj način sve što možete učiniti u VHDL možete učiniti u VHDL-AMS.Dodatno, VHDL-AMS pruža "terminali" i rješavanje Odes odnosno rukovanje kontinuiranog vremena ponašanja.
AdvanceMS dodatno pruža način da se miješaju SPICE-poput, VERILOG, VERILOG-AMS, VHDL i VHDL-AMS opisima.

- Napišite svoj model u tekstualnoj datoteci MyTextFile.vhd
kreirati biblioteci valib MyLibrary
onda je sastaviti vacom MyTextFile.vhd
onda trčanje simulacije pokretanjem vašim

- Što se tiče iznos od vrijeme te će se spasiti, ne postoji konačan odgovor jer to ovisi o tome koliko će se točno tvoj modeli.Pojačalo opisan kao vout = * vin će biti brži za simulaciju nego neki drugi, uključujući ubi-rate, izlazni napon ograničenja, buka, ...

Dodatne informacije o VHDL-AMS-u jednom od dva Attached Files

PhD thesis, uključujući VHDL-AMS modeli za SD:
- Kontinuirano-vrijeme SD ali možete ponovo koristiti blokova (pojačalo, ...):
h ** p: / / edoc.bib.ucl.ac.be: 81/ETD-db/collection/available/BelnUcetd-08302005-161547/unrestricted/PhD_LaurentVancaillie_print.pdf

- Discrete-time SD
datoteke u attachement

Nadam se da to pomaže
Žao nam je, ali morate prijaviti kako biste vidjeli ovaj privitak

 

[zenisle]

koristite verilog-, mnogi simulatori ga podržavaju, uključujući i slutnja nanosim ultrasim Eldo i hsim