Zašto vrijeme tip podataka je 4-država u sustav Verilog?

[yourcheers]

Da li bilo koje tijelo ima ikakvu ideju o tome zašto VRIJEME datatype je 4-država u sustav Verilog. To ima smisla imati "logika", "Reg" i "Integer" 4-država. Ali zašto VRIJEME?

 

[dave_59]

vrijeme vrsta podataka je sinonim za reg. [63:0] To je način definirana je u Verilog, koji je imao samo 4 državne vrijednosti. Izvorno vrijeme i cijeli su UN-veličine, tako da provedba mogla birati veličine koje su optimalna za određenu primjenu, ali su kasnije pričvrstiti na 64-bita u IEEE. SystemVerilog uveo 2-državnih vrijednosti, ali nije mogao promijeniti definiciju vrijeme za kompatibilnost razloga.

 

[yourcheers]

Bok Dave Rich, Hvala za objašnjenje. Samo ljudi koji su svjedočili evoluciju SV može odgovoriti na to. Hvala za pomoć.