Zašto PMOS za vučenje gore i NMOS za pull down?

[electronics_sky]

Hi all,

Ja sam još uvijek zbunjujuće zašto mi uvijek učiti na Uni da je izvor nMOS treba vezati na GND i izvor pMOS treba vezati za VDD.

Ja mogu samo shvatiti da ako souce nMOS je kravatu na VDD će izazvati Vout = VDD-VTH, a ako contrastly souce pMOS je kravatu na VDD će izazvati Vout = VTH.Ali zašto to dogoditi?

Molimo dodajte dodatne informacije kada je to potrebno.Hvala!

 

[hr_rezaee]

Bok
izvor nmos ne može povezati s vdd jer
nakon što je veza njeno ime je ocijedite.
trenutni protok od vdd na druge čvor i ne može teći od nmos protiv struje.
Nadam se da će biti korisno.
pozdravi
Last edited by hr_rezaee on 24 siječanj 2007 12:26, edited 1 time in total

 

[subramanyam]

Nemojte brkati, ja mogu dati točan odgovor,

kao u rekao je, kad su interchanged nmos i pmos u osnovne CMOS inverter, ljuljačka izlaz će biti iz-vdd VTH za VTH.
take nmos pass transistor , u give 1 terminal to vdd and the gate terminal (vgs) to vdd.

Razlog:
uzeti nmos proći tranzistor, u dati 1 terminala do vdd i vrata terminal (VGS) u vdd.sada u ne mogu dobiti vdd na druge (sourse) terminal nmos, ovo je bcoz kad se tereti sourse da vdd-VTH tada na snazi VGS = (vdd-(vdd-VT)) => VGS = vt.sada u ne može naplatiti furthur sourse kao što ide na granični ako je napon manji od vt za nmos tranzistor.pa nmos tranzistor je isključen (granični), a izlaz je vdd-vt.

primjenjuju iste za pmos, sada analizirati CMOS inverter vrata, u će se naći odgovor.
Last edited by subramanyam on 25 siječanj, 2007 5:20, edited 1 time in total

 

[ree]

Pokušat ću to objasniti
kada je unos NMos je niska (0) to znači VGS manje od VTH tako NMOs je isključen
Za PMOS prilikom unosa = 0 tako VSG> | VTP | (koji je negativan), pa je na tranzistora i o / p = VDD tako PMOS zove podići

for i / p je visoka obrnuto 'll dogoditi

 

[shivakumar043]

Bok,

PMOS prijenos dobru vrijednost 1 i NMOS prijenos dobru vrijednost 0
(znači da možete dobiti željeznicom do željezničke ljuljačka)

 

[Mathi]

Recimo imate Vdd povezan odliv nmos i izlaz je snimljen izvor.Kada se primjenjuju Vdd na ulazni terminal i ako vrata-izvor napona VGS> VTH, onda imate obrnutim kanal i VDS> 0 uzrokuje trenutni za protok do izvora ga tereti prema gore i povlačenjem izvor napona gore.Napon izvora se ne može ići gore Vdd-VTH jer kad je izvor napona dosegne taj limit ne postoji kanal za protok struje se od odvod na izvor, a time i izvor napona ne može povećati.

Netko ispravite me ako ovo nije pravo.

 

[hr_rezaee]

Mathi wrote:

Recimo imate Vdd povezan odliv nmos i izlaz je snimljen izvor.
Kada se primjenjuju Vdd na ulazni terminal i ako vrata-izvor napona VGS> VTH, onda imate obrnutim kanal i VDS> 0 uzrokuje trenutni za protok do izvora ga tereti prema gore i povlačenjem izvor napona gore.
Napon izvora se ne može ići gore Vdd-VTH jer kad je izvor napona dosegne taj limit ne postoji kanal za protok struje se od odvod na izvor, a time i izvor napona ne može povećati.Netko ispravite me ako ovo nije pravo.

 

[satyakumar]

Hi all,
Pokušat ću odgovoriti, ako ne i točan slobodno Komentar.
U NMOS izvor i odvod dopiranim je sa n-tipa materijala i podloga od p-tipa, magnetiziranje bi se odvod na VDD, izvor za GND i vrata Vin.Podloga je povezan na GND, kako bi NMOS ponašanje Vin> vt.No, Vt ovisi o tijelu pristranosti, mobilnost i doping koncentracije, kao i kanal dužine.
Ako je tijelo povezane GND do tada potencijalni diferenc b / w izvor i tijelo je nula, dakle s primijenjena Vin kanal regije dobiti obrnuti učinak bez tijela (jer nema VBS).Kao što tijelo napona povećava se rast u vbs i stoga Vin potreba dodatnih napora kako bi prevladali VBS i da bi kanal izvrtati prema sourceing elektrone iz izvora.isto vrijedi i za explaination PMOS wrt rupa.

 

[electronics_sky]

Hvala za odgovore.

Imao sam dobio ideju iza toga.

klicati !....

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />

 

[cheelgo]

Također sam pokušati ga naučiti.
puno hvala,
cheelgo