Wrapper datoteke - PC-a na FPGA communiction preko PCI

[Ghostboy]

Bok,

JA potreba za slanje podataka iz računala preko PCI to FPGA, gdje se podaci će biti obrađeni (videoprocessing-algoritam), a zatim poslali rezultat na PC preko PCI.

Ja sam već generiran VHDL-kod algoritma sa "Xilinx System Generator", a također su VHDL-kod PCI-core.

Svatko tko mi može dati savjete za izradu wrapperfile?Je li to zasebne datoteke (top-datoteka) sa ostatkom datoteke pod to?I ne omot ima strukturu KA?
Ili možda netko tko ima primjer wrapperfile?

Hvala unaprijed.

 

[Ghostboy]

Nitko tko može pravedan pomoć mene malo?
To je zapravo prilično hitno!

Hvala

 

[afxx]

Omot datoteke obično povezuje blok A i B.

Vaše pitanje je vrlo nejasan.To je kao da pitate: "Trebam VHDL datoteke".

 

[Ghostboy]

Ok, nadam se da će ova verzija biti manje nejasni

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Osmjeh" border="0" />Želim poslati video datoteku s računala na FPGA (na XUPV2P razvoj
odbor) preko PCI sučelje.Na FPGA video će biti obrađene od strane
algoritam.Rezultat, nakon obrade, bit će poslati natrag na pc.Ja
generiran VHDL-kod algoritma u Simulink sa Xilinx sustav
Generator (gateway_in i gateway_out ima 8 bitova širok).Ja sam također
VHDL-kod PCI-core (sa Xilinx).U Xilinx ISE sam instantiated
algoritam u PCI-code.

Rezolucija videa je 320x240.Driver na pc (Linux)
daje prekinuti na početku svakog okvira.Može netko reći mene kako
Moram se prilagoditi kod korisnika aplikacije isporučena Xilinx (šifra
može se naći ovdje: http://www.mediafire.com/?kyygtdm0wlj) dati
FPGA znak za početak obrade podataka i poslati rezultat natrag na pc
nakon okvir nije obrađeno?Da li postoji način da provjerite koliko
bita / bitova / piksel prolazio?

Hvala

 

[microKernel]

Ja ću preuzeti svoj kôd kasnije u danu i svibanj biti u mogućnosti kako bi vam pomoglpćenito se sustav treba raditi kao što je ovaj.

U FPGA, morat ćete provesti uređaj PCI rob koji će sučelje sa PCI core i sve svoje algo bi trebala biti u tom dijelu FPGA.
Na strani domaćina (Linux) ćete napisati driver za to, a na vrhu koji program koji će poslati podatke rob uređaja putem PCI api koje Linux i slično dobiti podatke natrag na prekid.
Da bi signalizirao početak okvira iz prijave FPGA, možete koristiti monitorying tampon i za dobivanje podataka leđa možete koristiti prekida.

To nije u potpunosti jasno iz opisa ako ste testirali svoje osnovne vozač i PCI uređaja kako bi bili sigurni da može generirati prekid koji je ispravno rukuje.

 

[Ghostboy]

To bi bilo lijepo.

Moram priznati da je moje znanje o PCI nije tako velik.
Kod sam upload je samo kod od testiranja aplikacija isporučena Xilinx.
Ali mislim da je u tu datoteku da imam za integraciju "gateway_in" i "gateway_out" od algoritma uz prekida, ...?