E
elcielo
Guest
What's New in qu (at) rtus II Software Version 4.0
Produženje Altera softverske tehnologije Vodstvo
Version 4.0 of qu (at) rtusŽ II softver proteže Altera vodstvo softverske tehnologije za high-density FPGA design i podržava nove Stratix II FPGA obitelji.Qu (at) rtus II softvera sada jedinstvene značajke vodstvo u prednosti:
Design flow metodologija podrška
Dizajn sustava i intelektualno vlasništvo (IP) integracija i IP evaluacija
Place-a-put tehnologija
Termin zatvaranje metodologija
U sustavu tehnologiju verifikacije
Stratix II uređaji su 50% brže od prethodnog FPGA obitelji i može dostići čak i viši stupanj performansi iskorištavanjem qu (at) rtus II softvera napredni fizički sinteza i vrijeme zatvaranja metodologija.Qu (at) rtus II softverske tehnologije vodstvo i uređaja Stratix II obitelji dostaviti dizajneri najviše performanse i učinkovitost najviše za visoke gustoće FPGA dizajne.Produženje Altera softverske tehnologije Vodstvo
Qu (at) rtus II softver inačici 4.0 uključuje novu tehnologiju za pojednostavljivanje i ubrzavanje visoke gustoće FPGA design, uključujući:
Memorija Compiler waveform Generation Proizvodi prikazuje valni oblik memorije strukture rada temelji na memoriji parametrizacija i oblik odabira.Ta značajka olakšava razumijevanje utjecaja različitih postavki memorije konfiguracije.RTL Viewer Pruža shematski prikaz dizajna koji se može koristiti za analiziranje dizajna strukture prije daljnjeg ponašanja simulaciju, sintezu, i mjesto-i-se izvode put korake.RTL gledatelj dizajnerima omogućuje navigaciju dizajn hijerarhiji i lociranje određene stvari od interesa za lako pomoći u ispravljanje pogrešaka i optimizacija.Odabrane stavke u RTL-gledatelj može se izravno povezati leđa to izvorni dizajn datoteke.Kompilacija Revizije dizajnerima omogućuje eksperiment koristeći različite postavke prikupljanje i zadaci za dati dizajn.Grupa postavki, zadatke i kompilacija rezultati mogu se pohraniti i obrađivati odvojeno kao pojedinac dizajn revizija.Fizička sinteza Potpora Dodaje fizičku podršku sinteza optimizacija za Stratix II FPGA obitelji.Design Space Explorer Distributed Computing Support Design Space Explorer-automatizirani dizajn optimizacija skripta sada podržava distribuirana sredinama gdje se može pokrenuti na više računala istovremeno kompilacije koristeći različite postavke za optimizaciju.SignalTapŽ II Napredna okidanja značajka pruža grafičko okruženje za provedbu složenih definira korisnik okidač logika za usporedbu autobus država i pojedinačne signale da pokrene SignalTap II ugrađeni logički analizator hvatanje podataka.Ova značajka daje FPGA dizajneri presedana fleksibilnost za izoliranje problema dizajn sustava u sustavu i sustavu pri brzinama.Brže Sastaviti Times na Linux platformama Poboljšava sastaviti puta u prosjeku za 40%.Sada podrška Red Hat Linux verzije 7.3 i 8.0.
Produženje Altera softverske tehnologije Vodstvo
Version 4.0 of qu (at) rtusŽ II softver proteže Altera vodstvo softverske tehnologije za high-density FPGA design i podržava nove Stratix II FPGA obitelji.Qu (at) rtus II softvera sada jedinstvene značajke vodstvo u prednosti:
Design flow metodologija podrška
Dizajn sustava i intelektualno vlasništvo (IP) integracija i IP evaluacija
Place-a-put tehnologija
Termin zatvaranje metodologija
U sustavu tehnologiju verifikacije
Stratix II uređaji su 50% brže od prethodnog FPGA obitelji i može dostići čak i viši stupanj performansi iskorištavanjem qu (at) rtus II softvera napredni fizički sinteza i vrijeme zatvaranja metodologija.Qu (at) rtus II softverske tehnologije vodstvo i uređaja Stratix II obitelji dostaviti dizajneri najviše performanse i učinkovitost najviše za visoke gustoće FPGA dizajne.Produženje Altera softverske tehnologije Vodstvo
Qu (at) rtus II softver inačici 4.0 uključuje novu tehnologiju za pojednostavljivanje i ubrzavanje visoke gustoće FPGA design, uključujući:
Memorija Compiler waveform Generation Proizvodi prikazuje valni oblik memorije strukture rada temelji na memoriji parametrizacija i oblik odabira.Ta značajka olakšava razumijevanje utjecaja različitih postavki memorije konfiguracije.RTL Viewer Pruža shematski prikaz dizajna koji se može koristiti za analiziranje dizajna strukture prije daljnjeg ponašanja simulaciju, sintezu, i mjesto-i-se izvode put korake.RTL gledatelj dizajnerima omogućuje navigaciju dizajn hijerarhiji i lociranje određene stvari od interesa za lako pomoći u ispravljanje pogrešaka i optimizacija.Odabrane stavke u RTL-gledatelj može se izravno povezati leđa to izvorni dizajn datoteke.Kompilacija Revizije dizajnerima omogućuje eksperiment koristeći različite postavke prikupljanje i zadaci za dati dizajn.Grupa postavki, zadatke i kompilacija rezultati mogu se pohraniti i obrađivati odvojeno kao pojedinac dizajn revizija.Fizička sinteza Potpora Dodaje fizičku podršku sinteza optimizacija za Stratix II FPGA obitelji.Design Space Explorer Distributed Computing Support Design Space Explorer-automatizirani dizajn optimizacija skripta sada podržava distribuirana sredinama gdje se može pokrenuti na više računala istovremeno kompilacije koristeći različite postavke za optimizaciju.SignalTapŽ II Napredna okidanja značajka pruža grafičko okruženje za provedbu složenih definira korisnik okidač logika za usporedbu autobus država i pojedinačne signale da pokrene SignalTap II ugrađeni logički analizator hvatanje podataka.Ova značajka daje FPGA dizajneri presedana fleksibilnost za izoliranje problema dizajn sustava u sustavu i sustavu pri brzinama.Brže Sastaviti Times na Linux platformama Poboljšava sastaviti puta u prosjeku za 40%.Sada podrška Red Hat Linux verzije 7.3 i 8.0.