virtex-4 SX razvoj zajednice

C

chinsin83

Guest
ML402 platforma ne uključuje vrednovanje razvojnih alata i kabela.
ja mogu naći za cijenu sustava generatora, $ 995 USD.wat else trebam?

zahtjev za sustav generatora je ISE v7.1 i MathWorks R14.1/.2/.3
to ne znači ISE obred zaklada?coz it trošak USD $ 2.495.

video starter kit ima sistem generator uključen, ne trebam dobiti ISE v7.1 ili je to uključeno?i što o kabel?

odbor XtremeDSP razvoja dolazi sa sustavom generator na višu cijenu, ali se ona uključuje procjenu xtremedsp softver, coz ga ISE v7.1 ..ili se mogu kupiti xtremedsp Softver za procjenu odvojeno za korištenje s ML402 ocjenu platformi?
http://www.xilinx.com/dsp/eval_software.htm

 
Gigabyte wprowadził do sprzedaży nową wersję komputerka mini-PC z rodziny BRIX Gaming, wyposażonego w kartę graficzną GeForce GTX 760 - producent nie podaje czy to wersja desktopowa czy mobilna, ale z uwagi na wymiary jest to z pewnością "emka" z 2GB pamięci RAM typu GDDR5 (128-bit). Sercem minikomputera jest procesor Intel Core i5-4200H, czyli dwu...

Read more...
 
Xilinx web stranice su zbunjujući, a ja znam samo neke od Vaših odgovora.

Imam i ML403 ML402.Ni pansion uključen bilo koji softver ili dokumentaciju.

Sistem Generator (oko 1.000 $ US) zahtijeva ISE Foundation (ili se ne proizvodi ISE Alliance), a to nije uključena.ISE Zaklada košta oko 2.500 $ US.Ako želite EDK, to je još jedan $ 500 US.

Ne koristim sistem generator jako puno.Ja uglavnom koriste samo ISE Foundation.

Ne znam što je xtremedsp evaluacija softvera.

Koristim Xilinx Paralelni kabel IV (oko $ 100 US).Radi s ML40x ploče, i spartanski-3 Starter Kit, a vjerojatno i većinu drugih Xilinx zajednice:
http://www.xilinx.com/xlnx/xebiz/designResources/ip_product_details.jsp?key=HW-PC4
ISE Foundation (ili besplatno ISE WebPACK) uključuje utjecaj, softver preuzimanje kabel.

 
hvala jeka.stvarno izbrisani moje sumnje puno.

btw, im radili matlab razini, a ne RTL-u na razini na taj način trebam generator sustava.
website isto tako rekao da ISE savez je dovoljno, ali čini se opomena vezu da me direktno kupiti savez seprately.

prvi link je naveo da dictionary webpack ne podržavaju sistem generatora, ali u 2. link je rekao da webpack ISE 8.1i ga podržavaju.lol ..mislim ja morati čekati puštanje, ali ne znam kako uskoro.
http://www.xilinx.com/ise/devsys_overview.pdf
http://www.xilinx.com/ise/devsys_feature_guide.pdf

oba sustava generatora i ISE temelj za procjenu dogoditi se sa pun mogućnosti obred, ili procjena dolazi s ograničenom značajkama?taj način ja mogu povuci neke vrijeme za webpack ISE 8.1i i besplatno.^. ^

 
echo47 wrote:

Ne koristim sistem generator jako puno.
Ja uglavnom koriste samo ISE Foundation
 
Ja sam już zove osoba zadužena.on mi je rekao da je sistem generator ne može pretvoriti m-kodove na HDL.ali ovdje je link koji Xilinx pružaju.znači li to trebam napraviti moj vlastiti m-broj blokova kako bi za sistem generator koristiti?
http://www.xilinx.com/products/software/sysgen/app_docs/user_guide_Chapter_7_Section_3.htmDodano nakon 4 minuta:już postaviti drugi link.znači li to da ako ja wan to pretvoriti m-koda direktno na FPGA, trebam accelchip alat DSP sinteza isto?
http://www.xilinx.com/publications/xcellonline/xcell_53/xc_pdf/xc_accelchip53.pdf

 
Ti si prava stvar tražeći svoje Xilinx prodajni predst.Njihova web stranica info je previše škrt.

Sustav Generator ne M kompajlirati kod.Umjesto toga, crtate Simulink blok dijagram koristeći Xilinx blockset, a zatim pritisnite gumb to roditi bitstream koji možete preuzeti na FPGA.To utvrde prekid ako koristite samo visoke razine signala blokova (Mislim da je svaki blok jednostavno poziva Xilinx CORE generator), ali JA postaviti Internet excruciatingly bolno za stvaranje sequencers i razne druge logike.To je previše kao shematski hvatanje.Igrao s njim za dan ili dva, a zatim je otišao leđa to koristeći HDL.

Sistem uključuje Generator simbol MicroBlaze blok, ali ne izgleda kao da uključuje bilo EDK funkcionalnost.To ima smisla, jer je sustav Generator je oko 20 megabajta, a EDK je gigabajta.

Imam ne pokušao AccelChip, ali sam sumnjičav svih alata koji tvrdi da pretvoriti jezik visoke razine za FPGA.Rezultati su obično uvelike zaostaje za ruku-kodirani HDL.Međutim, taj svibanj biti prihvatljiva ako imate mali projekt i velike brz FPGA.

Xilinx ISE Savez ukinut prije godinu dana.Kupci uz potporu ugovorima su automatski nadograditi na ISE Foundation.

 
echo47 wrote:

Sustav Generator ne M kompajlirati kod.
Umjesto toga, crtate Simulink blok dijagram koristeći Xilinx blockset, a zatim pritisnite gumb to roditi bitstream koji možete preuzeti na FPGA.
To utvrde prekid ako koristite samo visoke razine signala blokova (Mislim da je svaki blok jednostavno poziva Xilinx CORE generator), ali JA postaviti Internet excruciatingly bolno za stvaranje sequencers i razne druge logike.
To je previše kao shematski hvatanje.
Igrao s njim za dan ili dva, a zatim je otišao leđa to koristeći HDL.
 
otkrili da moj šef je šef su temelj ISE 7.1i, -, - ".. sada pokušava iz evaluacija softverskih sistema generatora. imaju mcode blok koji koristi funkciju u m-file.

sad im samo jedna funkcija težak vanjska strana in neki m-datoteku, tako da je moj m-broj bloka imaju iste I / O funkcije kao moj.im ne siguran wat će se dogoditi ako postoji više funkcija u jednu m-datoteku.

zatim trebam unijeti moj broj duda u FPGA i vidjeti ako ja bih dobiti isti izlaz ..

hvala jeka ..hehe ..treba više pomoći će post ovdje ..^. ^
Sretno u samcheetah ..

 
Sustav Generator nije moj cup of tea, ali neki ljudi kao što je to.Procjena je besplatan, tako popuštanje Internet probati.Smatram to jednom alat u mom alatni okvir.Jednog dana on svibanj ste mi dan rada, i to će platiti za sebe.

Kad sam dizajn sustavi za obradu signala, ja visokoj razini koncepta simulacije u MATLAB-m-broj ili C. MATLAB je lakše ako sam radiš puno lukav binarnih manipulacije, a to je lakše u C. Ne koristim Simulink .Moj visokoj razini simulacije također spits out koeficijent tablice (u formatu HDL) za pozivanje blok ovnova.Konačno, ja kod cijeli sustav u Verilog, testirati ga sa ModelSim, te sastaviti na FPGA.chinsin83, javite nam ako taj sustav m-Generator blok koda radi ništa korisno za vas.Valjda sam previdjeti da ključno obilježje.Evo online pomoć uvod:Blok Xilinx MCode je kontejner za izvršenja korisnik opskrbljene MATLAB funkcija unutar Simulink.
Parametar na blok određuje m-broj naziv funkcije.
Blok izvršava m-kod za izračun bloka izlaze tijekom simulacije Simulink.
Isti kôd je preveden na neposredan način ponašanja u ekvivalentne VHDL kada je generiran hardver.
Blok za Simulink sučelje je izvedeno iz potpisa MATLAB funkcije, a od bloka maske parametara.
Postoji jedan ulazni luka za svaki parametar u funkciji, i jedan izlazni port za svaku vrijednost funkcija vraća.
Port imena i naručivanje odgovaraju imena i naručivanje parametara i povratne vrijednosti.
MCode blok ne podržava cijeli jezik MATLAB; podržava podskup je opisan u nastavku.
Postoji više pažnje dodatna ograničenja na blok i njegovo korištenje:- Sve blok ulazi i izlazi moraju biti Xilinx fiksne točke tipa.- Blok mora imati barem jednu luku izlaz.- Kod za blok mora postojati na MATLAB putu ili u istom direktoriju kao i model koji koristi blok.
Ovaj blok pruža zgodan i fleksibilan način provoditi aritmetičke funkcije i izgraditi konačnih automata i kontrolu logike.
MCode blok udžbenik prikazuje tri primjera funkcije za MCode blok.
Prvi primjer (također opisane u nastavku) sastoji se od funkcija koja vraća xlmax maksimum svojih ulaza.
Drugi pokazuje kako to učiniti jednostavne aritmetičke.
Treći pokazuje kako izgraditi konačnih stanja strojeva.
Primjer modeli su povezani sa Primjeri dio ovog vodiča.<snip>
 
Sada trebam pronaći plug-in za XESS XAS-3S1000 zajednicu koja XESS web stranice ne daje ..duhz ...

bilo koji drugi način instaliranja moje odbora za hardver simulacija?

 
chinsin83 wrote:

Sada trebam pronaći plug-in za XESS XAS-3S1000 zajednicu koja XESS web stranice ne daje ..
duhz ...bilo koji drugi način instaliranja moje odbora za hardver simulacija?
 
Mislim da sam pročitao priručnik pogrešno ..sada ne stvarno siguran wat ja wan ..će pročitati priručnik opet ..= (Dodano nakon 1 sata 29 minuta:Ive 'iskorišten sustav Generator odbor Opis Graditelj stvarati čep za moj XESS XSA-3S1000 ploči ..našto ja iskorišten sistem generatora za generiranje blok za simulink ..tu je greška ..Mislim da sam krivo naveden izvor takta sustava ..any1 doživjele su s tog odbora n može mi reći koji je pin za sytem sat?

 
Mislim da možete jednostavno pronaći podatke o sat iz priručnika.XTAL bi trebao biti spojen na jedan od GCKx igle.to je uvijek dobro da pažljivo pročitate priručnik.

 
hmm ..nije jednostavna aritmetika funkcija

konstantan ulazni ----> HW ko-sim block: * 10 ulaz, izlaz / 2 ----> izlaz prikazati

hmm ..ja trčanje simulacije n trebalo je kao 10 secs za prikaz u mojoj simulaciji da mi vrijednost ..je coz moja ploča je loš?-, - ..

btw ..Kako prikazati sliku ako je moja ploča je spojiti na monitor?..
trebam dodati na igle za VGA port u mojoj plug-in?

 
simulacija može biti spor zbog dva razloga: jedan je taj tvoj računalo je trom, a druga je da je vaš pristup nije ispravan.Vaše odbor bude loš nije problem, jer te dont simulirati na brodu.

kao i za VGA.traži na google sa ključnim riječima VGA i FPGA i dobit ćete niz korisnih informacija.i trebali biste provjeriti VGA jezgra u opencores.org

 
Kako mogu izračunati koliko vremena algoritmi trčanje u FPGA?..

 
er ..ha?..

sistem generator za DSP 7.1i može podržati samo neke od mogućnosti Matlab funkcija, = (.. to licemjerje ravan podrška 'for petlja' ..

ne any1 znati kako to uključiti simulnk's blockset unutar podesiv podsustav za sustav generatora za uvoz konfigurirane kao podsustav za hw-ko-simulacije?..

Xilinx blok postavlja samo prihvaća ulazni Xilinx ..pa u morati koristiti gateway_in, ali sistem generator ne može sastaviti gateway_in biti uključeni u hw-ko-simulacija.

 
hihi ..im vratila se s novim pitanje ..

sistem generator's pristupnika ne može uzeti u frame-based?..onda kako mogu simulirati moj podataka u računalu? ..

ako ja din iskoristiti Xilinx's blockset ..mogu li i dalje koristiti hardver ko-simulacija?..coz našto ja klik roditi, theres pogreška određivanja netlist je prazna nakon trimanja beskoristan hardver.wat to znači?

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top