VHDL za CPLD Code za Izdanje gumb na Enable

J

JoK3r

Guest
Hi SVE,

Ja sam novi na ovom forumu, a ja sam u potreba od velike pomoći ruku ovdje.

Kako mogu napraviti moj VHDL kodovi izvršiti samo onda kada jedan 'ući' gumb pritisnut je i izdana
tj. ne prešanom svih vremena?

Tako je ući će raditi gumb 'poput' jedan reset button, osim da je tipka omogućuje moj koda treba izvršiti.

Znam da baš ne može jednostavno napisati nešto sličnoAko unesete ='0 'ondabla bla bla ..kraj ako;kako bi se zatim unesite promijeniti 1
- 0 do 1 (Active Niska Logic), kada se pritisne gumb, tako onemogućiti izvršavanje koda na sljedeći sat ciklusa.

Hoće li netko biti u mogućnosti to pomoć mene sa ovaj?

Hvala unaprijed

 
Morate se detektiraju promjene ključ tako da trebate registrirati što drži stare države tipku:

Code:

signal PreviousKey: std_logic;
 

Welcome to EDABoard.com

Sponsor

Back
Top