VHDL primjeri

[gawad]

dragi svi,

Sam, ve završio studiranje VHDL, i trebam vjezbati, tako da trebam neki primjeri nisu

tako teško i nije tako lako kao fulladder ....

molimo Vas da navedete link

hvala za pomoć,

 

[amaccormack]

Implementiranje pun zmija otrovnica u VHDL nedostaje točka HDLs ...

<= b c;u svakom slučaju, pokušajte opencores.org: postoji mnogo primjera VHDL tamo.

 

[echo47]

Trebate ideje za male projekte dizajna?Pokušaj zamisliti nešto zabavno, možda se odnose na jedan od Vaših hobijima.Možda je glazbeni ton generator, ili digitalni timer za sportske događaje, ili igra sa LED diodama i gumbima.Učinite kao jednostavan ili kompliciran kao što želite.

 

[au_sun]

hi gawad,
u gledati u ovu knjigu
Designer's Guide to VHDL
Peter J. Ashenden,

U dobio puno vježbe, koji će učiniti da misle,
ona ima neke zanimljive vježbe u može iskoristiti ga i poboljšati ur dizajn vještine u VHDL,

postoje i neki sveučilišni web stranice koje nude tečaj u VHDL,
oni su također postavljene neke specifikacije za male dizajna, u može pogledati u nju

Sve najbolje

 

[sa007jbond]

- Examles of 74xx00

KNJIŽNICA IEEE;
KORIŠTENJE ieee.std_logic_1164.ALL;

OSOBE C00 IS
LUKA (P1A, P1B, P2A, P2B, P3A, P3B,
P4A, P4B: IN std_logic: = 'U';
P1Y, P2Y, P3Y, P4Y: OUT std_logic);
kraj C00;

ARHITEKTURA behav OF C00 JE
započeti

P1Y <= P1A NAND P1B;
P2Y <= P2A NAND P2B;
P3Y <= P3A NAND P3B;
P4Y <= P4A NAND P4B;
kraj behav;Dodano nakon 2 minute:- Examles of 74xx245

KNJIŽNICA IEEE;
KORIŠTENJE ieee.std_logic_1164.ALL;

OSOBE C245 IS
LUKA (GN, dir: IN std_logic: = 'U';
A1, A2, A3, A4, A5, A6,
A7, A8, B1, B2, B3, B4,
B5, B6, B7, B8: InOut std_logic);
kraj C245;

ARHITEKTURA behav OF C245 SE
započeti
A1 <= B1 kada (DIR = '0 'i GN = '0') else 'Z';
A2 <= B2 kada (DIR = '0 'i GN = '0') else 'Z';
A3 <= B3 kada (DIR = '0 'i GN = '0') else 'Z';
A4 <= B4 kada (DIR = '0 'i GN = '0') else 'Z';
A5 <= B5 kada (DIR = '0 'i GN = '0') else 'Z';
A6 <= B6 kada (DIR = '0 'i GN = '0') else 'Z';
A7 <= B7 kada (DIR = '0 'i GN = '0') else 'Z';
A8 <= B8 kada (DIR = '0 'i GN = '0') else 'Z';
B1 <= A1 kada (DIR = '1 'i GN = '0') else 'Z';
B2 <= A2 kada (DIR = '1 'i GN = '0') else 'Z';
B3 <= A3 kada (DIR = '1 'i GN = '0') else 'Z';
B4 <= A4 kada (DIR = '1 'i GN = '0') else 'Z';
B5 <= A5 kada (DIR = '1 'i GN = '0') else 'Z';
B6 <= A6 kada (DIR = '1 'i GN = '0') else 'Z';
B7 <= A7 našto (DIR = '1 'i GN = '0') else 'Z';
B8 <= A8 kada (DIR = '1 'i GN = '0') else 'Z';
kraj behav;

 

[kang_computer_01]

možete vidjeti na http://www.csee.umbc.edu/help/VHDL/samples/samples.shtml