VHDL kod za Pulse Width Modulation (PWM)

G

gvsm

Guest
kako implementirati VHDL kod za PWM s frekvencijskim 1KHz i radnog ciklusa od 20%

 
Ima nekih bodova, koje treba razmotriti prije PWM pisanja koda (odnosno pokušava kopirati neke postojeće code):

- U shemu modulacije može biti prirodno, regularna simetrična ili asimetrična regularna uzorkovanja

- PWM modulacije unos može biti ni relativna ( / - 1 raspona) ili apsolutna (tražili izlaz napon).U potonjem slučaju, autobus mjerenje napona mora biti obrađena u PWM generacije.Metoda je osobito korisno za multi-channel (3-fazna ili više) PWM.
schemes) forms the PWM generator.

Općenito, jednom izlazu generator (uglavnom trokutastim), u kom te opcionalno jedan sampler (za redoviti
programi) tvori PWM generator.

 

Welcome to EDABoard.com

Sponsor

Back
Top