verilog Osnove - izlaz od primjera

[Balan]

Top modul;
reg [3:0] r;

početna begin
r = 4'b1110;
$ prikaz ( "% r = b ', r);
$ prikaz ( "(3'b01x? 4'b01xz: r) =% b", (3'b01x? 4'b01xz: o));
$ prikaz ( "(3'b01x? 4'b01xz: 4'b0000) =% b", (3'b01x? 4'b01xz: 4'b0000));
$ prikaz ( "Obje vrijednosti trebaju biti identični: 01xz");

kraj
enmodule.

Može bilo tko predloži što bi se izlaz iz gornjeg primjera.

 

[RBB]

r = 1.110
(3'b01x? 4'b01xz: r) = 01xz
(3'b01x? 4'b01xz: 4'b0000) = 01xz
Obje vrijednosti trebaju biti identični: 01xz

 

[Balan]

Hvala RBB.Možete li ugoditi objasniti kako to funkcionira.imam konfuzije u razumijevanju protoka.

 

[RBB]

Linija
$ prikaz ( "% r = b ', r);
je prilično razumljiva sama po sebi jer je r 4'b1110.

Sljedeće dvije linije koriste ternarni operacije.Pogledajte na Wikipediji ako ne razumijete ove operacije.

Budući 3'b01x je istina onda vrijednost 01xz je output na zaslon.3'b01x je istina, jer 0 | 1 | x (bitovima OR) je 1, pa istina