upit> o postavljanju načina rada, dok interfaceing s maturalne ...

[Kil]

bok,ja sam sa sučelja PROM spartanski 3E FPGA rob u serijskom načinu M [2:0] -> 1:1:1 postoji način ja potreba da se osigura CLK od serijski (xcf02s) PROM do CCLK od FPGA spartan 3e pin, ali mi je dout je li to serijski prom interno generira sat morati voziti dataout od maturalne podataka na FPGA ili bismo trebali generirati izvana osillator sat obliku.pozdravi
Kil

 

[sachingorkhe]

Dragi Kil,

Ako ste koristeći Xilinx XCFxxP serije Platforma Flash PROM onda ti je unutarnji oscilator CLK za upotrebu u serijskom rob mode.Plz proći kroz 'ug161.pdf za potpuni korisnički priručnik za istu Xilinx dostupne na web stranici.

Sachin