Tumačenje I / O parametri

[KoRGeNeRaL]

Bok svima,

Im 'težak da biste koristili 74lvc4245 razini zakretač da prebacimo na naponskim razinama od 8bit data linije između 3.3V FPGA (max ii) i 5v LCD.Nisam bio u mogućnosti da se odlučite ako je trenutni resistors ograničavanja ili nešto drugo potrebno je u ovim vezama ispod:

1 - Connection btw.FPGA i na razini zakretač
2 - Connection btw.razini zakretač i LCD

I tu su povezane datasheets i brojeve stranica povezanih naočale.

FPGA na stranicama .. .. 74
74lvc4245
Tu nije bilo kakve informacije o I /
O struje u LCD tablični pa nisam dajući svojim url ovdje.

Ja bih zaista appretiate ako netko mogao pokazivanje mene kako to interprete tih I / O parametara kada se spaja na I /
O kočiće ovih IC-a zajedno.

Pozdrav ...
Last edited by KoRGeNeRaL na 21 Sep 2008 20:20, edited 3 puta u ukupnom

 

[Audioguru]

Njegova niska izlazna ide tako da je potonuo.To ne može biti niska logici ako učitavanje trenutne je više nego 4mA.

 

[Kral]

KoRGeNeRaL,
Audioguru je ispravan.Iol je maksimalna trenutna da uređaj može potonuti, a ne menjamo određenog
Vol. vrijednost.
.
Ako je uređaj sourcing Iol, onda Iol je maksimalna trenutna da uređaj može izvora, a da pritom zadrže Voh navedeno.
Pozdravi,
Kral
Pozdravi,
Kral

 

[KoRGeNeRaL]

Hvala za odgovore.Čitala sam moje pitanje ponovo i shvatio da sam se mistyped moje pitanje.

Idem pitati novo pitanje da razumijete ova I / O trenutnom ograničavanja stvari jasnije pomoću specifičnih ICS.

Molimo pogledajte moju prvu poruku opet vidjeti moje novo pitanje.

 

[Kral]

Kako ja razumijem 74LVC4245A data sheet, port A je 5v Port.Budući da je LCD 5v uređaj bilo bi spojen na port A. FPGA bi biti spojen na port B, koja je 3V porta.Ne trebate koristiti tekuće ograničavanja resistors.Obje su ulazni i izlazni naponi u 4245 će biti kompatibilan sa uređajima u kojima su spojeni na FPGA ulazni ulazno propuštanje sadašnje 10uA je samo što neće biti problem za 4245.Ja sam uz pretpostavku da je LCD uređaja može rukovati 10uA o svojim izlazom igle.
Pozdravi,
Kral

 

[KoRGeNeRaL]

Hvala za odgovor.

Dug kao JA shvatiti iz vašeg zadnji post, osim ako je primijenjena naponi ne prelaze preporučene vrijednosti od unosa, ili drugim riječima, na naponskim razinama su compabitle, tekući ograniccavajuchi otpornik je nepotrebno.Je li to u redu?Ili samo vrijedi za taj CMOS inputa?

Još jedna stvar.Znam inputa da CMOS sudoper vrlo nisku količinu tekuće na ustaljeno stanje, ali im je potrebna značajna količina tekuće početku punjenja za njihov doprinos kapacitivnost.Kako mogu osigurati da inicijalno trenutne potrebe ovog punjenja kondenzator ne štete izlazna moj IC po svojim prekoračenja max.Trenutna ocjena izlaz?

 

[Kral]

KoRGeNeRaL,
Vi ste ispravni u vezi sadašnje ograničavanja resistors.Dok su razine napona kompatibilan, nema potrebe za trenutne ograniccavajuchi resistors.To vrijedi bez obzira da li se koristi CMOS ili ne.
.
Što se tiče Vaše pitanje prekoračenja izlazni trenutni kapacitet od FPGA, postoje dva zabrinutost:
1 The effect of kapacitivnost na uspon i pad puta
2 The effect of kapacitivnost na snagu raskalašan u drivingt output transistors u FPGA.To može biti procijenjene od strane jednadžbom P = C (VCC) ^ 2 f (za svaki izlaz).Sumnjam da će se ovo rasipanje pridonijeti značajnu količinu na ukupan uređaj disipacija.Ja bih slijedite slijedeće linkove iz data sheet za više informacija:
.
Razumijevanje i vrednovanje elektrana u MAX II Devices
PowerPlay Power Analysis
.
Pozdravi,
Kral