Tristate u FPGA / ASIC

[vlsi_freak]

Hi.

Ima li bilo koji problem u korištenju tristate 'Z' u FPGA's / ASIC-a.

Većina ljudi kaže da nije dobra praksa za korištenje tristate u FPGA's.

Molimo Vas da podijelite svoje ideje.

Hvala

 

[firewire2035]

# 1 tristate autobusi ne može biti test za strukturno ASIC, odnosno DFT.

# 2 visoke struje odvoda može slomiti kupca elektroenergetskog sustava.

# 3 slučajni sukob autobus može smanjiti pouzdanost ASIC / prinosa, itd.