Trebam neke objašnjenja za "loop_iteration_limit"

M

Matrix_YL

Guest
Pozdrav svimaJA učiti XST priručnik i upoznati neka pitanja o while petlje
Otkrio sam ovaj u taj priručnik

1.To spriječiti beskrajne petlje, koristite "loop_iteration_limit" prekidač.
2.While petlje može imati Onesposobiti izjave.Onesposobiti izjava mora koristiti unutar etiketom blok, jer je sintaksa "onesposobiti <blockname>."

tko može, dajte mi neki primjer za 2 i rekao kako postaviti "loop_iteration_limit" switch: |

puno ti hvala!

 
http://www.lavalogic.com/xlnx/xil_ans_printfriendly.jsp?getPagePath=18429&BV_SessionID =@@@0542910990,1127879856@@@& BV_EngineID = ccccaddfkjkfkhdcefeceihdffhdfjf.0
Za 1 vidjeti link iznad!

ovdje ide primjer za 2 ..........
Šifra:

modul test ();

integer i;

početno i = 0;

/ / Ispis 0 do 100

početno se početi

početak: my_block / / <- ovo je my_block ćemo onemogućiti

dok je (1) početak / / beskonačna while petlja

if (i> 100)

onemogućiti my_block;

drugo

$ DISPLAY ("% d", i);

i = i 1;

kraj

kraj

kraj

endmodule / / test
 
Hvala
Quote:2.While petlje može imati Onesposobiti izjave.
Onesposobiti izjava mora koristiti unutar etiketom blok, jer je sintaksa "onesposobiti <blockname>."
 
Ovo je kod za grofa nule je u ulazni byte!

Šifra:

modul testa (din, HNK);

input [7:0] din;

izlaz [3:0] HNK;

reg [3:0] HNK;

Uvijek(/-* AS *- / DIN) počinju

HNK = 0;

početak: my_block / / <- ovo je my_block ćemo onemogućiti

integer i;

i = 7;

dok se (i> = 0) početi / / beskonačna while petlja

if (din == 1'b1)

onemogućiti my_block;

drugo

HNK = cnt 1;

i = i-1;

kraj

kraj

kraj

endmodule / / test
 

Welcome to EDABoard.com

Sponsor

Back
Top