Tražim FIFO graditi po FPGA

S

SOMAYEH

Guest
Bok ljudi,

Mogao bilo tko ići naprijed i graditi nešto?
Bilo koji zanimljiv to udio?

Pozdrav,

 
što je problem?

možete koristiti za generiranje Xilinx coregen FIFO.

Ako želite generirati vlastiti FIFO, samo koristiti DPRAM, uz svoju adresu brojila i kontrola signala. [/ i]

 
ovi dokumenti bi moglo biti korisno ako planirate dizajnirati FIFO sami

hxxp: / / www.geocities.com/deepakgeorge2000/vlsi_book/Asynch1.pdf
hxxp: / / www.geocities.com/deepakgeorge2000/vlsi_book/async_fifo2.pdf

 
Možete jednostavno ga graditi.ProbatiGenerirajte skup registara i smjene / rotirati podataka rame uz rame za svaki sat ciklusa.

 

Welcome to EDABoard.com

Sponsor

Back
Top