Termin zatvaranje

P

potres

Guest
Bok.Kada se govori o vremena zatvaranja na front-end dizajn, obično kakav tehnika nikome ne koristi da se smanji kašnjenje put? Od arhitekture do vrata razini.
npr., kad Nadam se da moj sistem trčanje na 500m, ali nakon sinteza je jednostavno 200M,
što da učiniš o njemu jer je brzina kritična, kako o koracima to postići?

 
zemljotres je napisao:

Bok.
Kada se govori o vremena zatvaranja na front-end dizajn, obično kakav tehnika nikome ne koristi da se smanji kašnjenje put? Od arhitekture do vrata razini.

npr., kad Nadam se da moj sistem trčanje na 500m, ali nakon sinteza je jednostavno 200M,

što da učiniš o njemu jer je brzina kritična, kako o koracima to postići?
 
Hej, što mislim da je optimizirati dizajn na RTL-u nivou ili ispod ili obove (vrata), donn't brigu o fizičkom dizajnu.uključujući i kodiranje za optimizaciju

 
Vi problem je previše općenito.Postoji toliko mnogo tehnika za smanjenje cirtical put kao što je dodavanje više paralelnih funkcije jedinica, dodajući više cjevovoda faze ... itd

 
koristite pogrešan naziv "timing clusure".nije riječ o vrijeme zatvaranja, to je vrijeme oko izvedbe.

 
eexuke wrote:

Vi problem je previše općenito.
Postoji toliko mnogo tehnika za smanjenje cirtical put kao što je dodavanje više paralelnih funkcije jedinica, dodajući više cjevovoda faze ... itd
 
your front-end znači nakon sinteze, možete pregledati kôd vidjeti ako DataPath može biti pipelined, ili vaš dizajn može se izvoditi samo na 200m.

 
Velika razlika u trenutnoj frekvencije nakon sinteze i svoje potrebna učestalost ....... čini se trebate mijenjati vaš kod.

 

Welcome to EDABoard.com

Sponsor

Back
Top