L
lhlbluesky
Guest
želim postaviti jednostavno pitanje, za pipelined ADC, neparan, pa čak i faze rada u ne-overlapped sat faze phi1 i phi2, ako je neparan faza (primjerice, prva faza) rad u phi1 fazi, onda čak i faze (na primjer, u drugoj fazi) rad u phi2 fazi, ali što činiti faza pod-ADC (comp) i pod-DAC je neparan, pa čak i fazama rada? Mislim da pod-ADC (comp) i pod-DAC od ak faze rada u phi1 i phi2 i pod-ADC (comp) i pod-DAC čak faze rada u phi2 i phi1, je li tako?
ako je tako, imam drugo pitanje, kad ja simuliraju prvi i drugi stupanj korištenja VDC izvor posebno, rade dobro, ali kad ih povezati zajedno, druga faza
ne može raditi dobro, izlaz za sub-ADC je uvijek 01 u punom rasponu (10-bitni 1,5 malo po fazi); kad ja simuliraju pod-ADC sa VDC izvor, to dobro radi, previše; zbunjeni.
U prvoj fazi radi dobro, mislim da je to zato što sam koristiti VDC izvora u prvoj fazi, ali ono što se umeće u drugoj fazi je izlaz iz prve faze, a to je proces rješavanja, ali kad ne pod-ADC (comp) za rad u drugoj fazi?
stvarno potrebna pomoć, hvala sve za odgovor.
hvala.
ako je tako, imam drugo pitanje, kad ja simuliraju prvi i drugi stupanj korištenja VDC izvor posebno, rade dobro, ali kad ih povezati zajedno, druga faza
ne može raditi dobro, izlaz za sub-ADC je uvijek 01 u punom rasponu (10-bitni 1,5 malo po fazi); kad ja simuliraju pod-ADC sa VDC izvor, to dobro radi, previše; zbunjeni.
U prvoj fazi radi dobro, mislim da je to zato što sam koristiti VDC izvora u prvoj fazi, ali ono što se umeće u drugoj fazi je izlaz iz prve faze, a to je proces rješavanja, ali kad ne pod-ADC (comp) za rad u drugoj fazi?
stvarno potrebna pomoć, hvala sve za odgovor.
hvala.