S
samuel_john
Guest
bok
tko može, dajte mi ideju gdje Strani jezik sučelja koristi se ... to je koristiti samo za svrhe testiranja ili ne podržavaju neke druge pupose ...
može bilo tko i objasniti mi gdje je sistem C koristi ... a od VHDL Verilog koriste široko Odakle dolaze u sustavu C slike .... ako to pomaže tijekom sustav na čipu (SOC) onda associalted alat sa sustavom C je sinteza to skupo ili jeftino ... ako usporedimo s drugim Xilinx i @ ltera alate ...
može ayone dajte mi ideju grube troškove sustava C alate ...
hvala ..
tko može, dajte mi ideju gdje Strani jezik sučelja koristi se ... to je koristiti samo za svrhe testiranja ili ne podržavaju neke druge pupose ...
može bilo tko i objasniti mi gdje je sistem C koristi ... a od VHDL Verilog koriste široko Odakle dolaze u sustavu C slike .... ako to pomaže tijekom sustav na čipu (SOC) onda associalted alat sa sustavom C je sinteza to skupo ili jeftino ... ako usporedimo s drugim Xilinx i @ ltera alate ...
može ayone dajte mi ideju grube troškove sustava C alate ...
hvala ..