sjena logikom testiranja

[akrlot]

Test sjene logiku koja okružuje memorije daje nisku coverage.The memorija je modelirano kao crne kutije.postoji način da se poboljšala pokrivenost (koristeći tetramax i dizajn vid)
Thx unaprijed

 

[omid219]

Staviti neke knjige na ulazno / izlazni priključci memorije i napraviti formalni mapiranje između njih u test modu.To čini kombinatorne logike u memoy granica kontrolirati i primjetan.U normalnom načinu rada se zaobišla ova duda registrima.

 

[akrlot]

thx za odgovor.postoji način da se stvaranje registrira automatski s synopsys alate (oblikovanje vizije, tetramax) ... ja pokušao to napraviti automatski s dizajnom vida:
(Vidi izbornik vizija design: Test-> autofix-> shadow logika DFTwrapper) ili naredbu: set_dft_configuration-shadow_wrapper.ali ja dobiti isti obuhvat našto ja izvoz netlist da tetramax.

 

[atremp]

Mislim da ne treba samo postaviti "set_dft_configuration-shadow_wrapper", ali i ukazati memorija stanica i odgovarajuće luka ove memorijske ćelije.

na primjer:
set_wrapper_element top_module/I1/I2/memory_cell_instance_name
set_port_configuration-stanica memory_cell-stop CLKA
......( za sve portove)

detaljne informacije obratite se na najnoviji dokument PRODANO Test Automatizacija u mapi.

 

[akrlot]

nego sve za odgovor.
I wasnt u mogućnosti to učiniti s DFTC imam umetnuti ručno testirati bodova!

 

[akrlot]

bilo kojeg drugog mišljenja?

 

[zhustudio]

stvoriti model ovan, tako da se može recoginized po ATPG alata.pa sjena logika može se testirati ili koristiti macrotest metodom.se može implementirati u mentora DFT alata ili tetramax

 

[atremp]

Mislim da je posebna memorija modeli sada su dostupni koje mogu pomoći završiti testiranje sjena logika bez umetanja toga flipflop.

 

[gold_2007]

kako to učiniti u mentor grafika