A
acidcool
Guest
Imajući problem sa mojim simulacije koristeći Mathlab, Simulink.
Fractional unos delta-sigma modulator je DC vrijednost.
Izlaz iz delta-sigma modulator je 4-bita široke izlaz, koji se hrani u 4 bita kontrolor manipulirati Multi Modul Razdjelnik.
Simulirani sintetizirana frekvencija izlaz ne činiti se to funkcionirati.
Bilo koji sugestija ili savjetovati je mnogo poštovati.
U priloženoj datoteci. Mdl simulirati pomoću Matlab Simulink je kako slijedi.
Fractional unos delta-sigma modulator je DC vrijednost.
Izlaz iz delta-sigma modulator je 4-bita široke izlaz, koji se hrani u 4 bita kontrolor manipulirati Multi Modul Razdjelnik.
Simulirani sintetizirana frekvencija izlaz ne činiti se to funkcionirati.
Bilo koji sugestija ili savjetovati je mnogo poštovati.
U priloženoj datoteci. Mdl simulirati pomoću Matlab Simulink je kako slijedi.