SDRAM kontroler u FPGA

[nemolee]

Bok, svima:

I'm projektiranje SDRAM at 140MHz kontrolor brzina stopi.
Trenutno max.brzina je samo 120MHz.
Vrijeme je ograničiti 160MHz i nema vremena vioation u bilo koje vrijeme izvješće.
Što se dogoditi?Zašto?
Molim Vas, dajte mi svoju sugestiju.Thanks a lot.

 

[cfriend]

1 Da li napraviti neke simulacije post o tome?
2 Can svoje SDRAM at 140MHZ IC podršku?
3 je pravi FPGA IC istom brzinom stope s dizajnom FPGA?

Hvala

 

[khaila]

ste se brinuti o povratne SDRAM sata?

povratne PLL koje opskrbljuju SDRAM sa sat bi trebao biti uzeti intp consideratin.