Sat množitelj u CPLD

[ITP]

Pozdrav svima, želim impliment sahat množitelj u CPLD pomoću VHDL. Moj zahtjev je da koristite 10MHz vanjski sat, pomnožite 10 i koristiti 100MHz za mjerenje vremena unutar CPLD. Ja sam koristeći Xilinx XC9572 CPLD. Ljubazno predložiti bilo shemu ili srodne linkove. Hvala i pozdrav ITP

 

[Husoo]

u CPLD 95xx nema resursa za množenje frekvencija, tako da u bi trebao izgraditi nesinkroni freq množitelj ili promijeniti CPLD drugom tipu, koristiti FPGA s dll, promijeniti vanjski Frekv, ili ... U svakom slučaju, s asinkronim kruga u samo može udvostručiti glavni freq AFAIK.

 

[lucbra]

Samo CPLD sposoban množenjem je Rešetkasta XPLD. Najmanji uređaj međutim 256MC i ima 2 PLL je i bloka se može konfigurirati kao memoriju ili CPLD.