sat izvitopereni mogu uzrokovati utrke uvjetima?

V

viju

Guest
Zdravo,
Imam osnovno pitanje.
sat izvitopereni mogu uzrokovati vremenske uvjete?Ako je tako nego kako?može netko objasniti uz pomoć eqations?
Kao što je po mom izvrtati znanje sat vremena može dovesti do kršenja držati.Je li vrijeme održati utrka i kršenja uvjeta su ista stvar?

Moje razumijevanje je kako slijedi.
Case: Dva promašaja s nekim kombinirani okvir.logika između dvije od njih.

ako izvrtati na sat veća od, (Tc-q od ff1 Tcombo. logike), zatim isti podaci koji se na o / p od ff1 će propagirati to o / p 2. flop CLK u istom ciklusu.(tj. nema flopa Akcija će se vidjeti).

Je li to scenarij smatra utrka uvjet?
Molimo jasno sumnje.

Hvala.

 
U r ispravni!
U scenariju tht smo spomenuli je utrka stanju!

 
Hi Viju,

moja 2 centa vijuScenarij iz Timing alat za analizu

Startpoint: flop1
(rastuće edge-potaknuta flip-flop je imala po clk1)
Endpoint: flop2
(rastuće edge-potaknuta flip-flop je imala po clk1)
Put Group: clk1
Put Tip: min

Point Incr Path
-------------------------------------------------- -----------------------
sat clk1 (porast od ruba) 0,000 0,000
sat mreža kašnjenje (propagandom) 1,500 1,500
flop 1/CP (biblioteka flop1 stanica ime)
0,000 1,500 r
flop 1 / P (biblioteka flop1 stanica ime)
0,220 i 1,720 R
flop 2 / D (biblioteka flop2 stanica ime)
0,000 i 1,720 R
podaci vrijeme dolaska 1,720

sat clk1 (porast od ruba) 0,000 0,000

sat mreža kašnjenje (propagandom) 1,720 1,720 [Sat drvo CK-q]

flop 2/CP (biblioteka flop2 stanica ime)
1,720 r
knjižnica držati vremena 0,040 1,760
podataka potrebno vrijeme 1,760
-------------------------------------------------- ------------------------
podataka potrebno vrijeme 1,760
podaci vrijeme dolaska -1,720
-------------------------------------------------- ------------------------
ugib (povreda) -0,040Jedna vrlo važna točku koja će se pamtiti tijekom Timing AnalysisZa postavljanje check"podataka potrebno vrijeme - podaci vrijeme dolaska"Za držati ček"podaci vrijeme dolaska - podaci potrebni vrijeme"uzdanica ja je jasno i ne zbune.

Za bolje razumijevanje koncepata statičke analize vremena
http://www.vlsichipdesign.com/static_timing_analysis.html

Uvijek Hvalite Gospodina

srdačan pozdrav,
vlsichipdesigner
http://www.vlsichipdesign.com

chip design Made Easy
 

Welcome to EDABoard.com

Sponsor

Back
Top