različite rezultate od Leonardo i FPGA express

[amir81]

hi svi
I napisao je projekt u vhdl.kad koristim FPGA izraziti to ne bilo koji zaključak reza ili ff ali Leonardo kaže "signal nije uvijek dodijeljena. Storage svibanj biti potrebna ..".Ja reread kôd postati siguran thar signali uvijek dodjeljuju u svim slučajevima i ako thens-ali oni su uvijek dodijeljena.se bilo tko znati što je problem?
hvala
Amir

 

[zape]

Post koda i ja ću vam pokušati pomoći.

 

[neodoljiva sila]

Poruka normalno da se pojavljuje kada se ne dodijeliti pod signal reset ...