Pulse Delay

[Gman33842016]

Bok,

Može bilo tko popuštanje neki trag o tome kako pisati filtar opis omogućuje da samo pozitivne impulse od točno 4 NS i 8 ns proći do izlaza?

To je nešto učiniti u vezi inercijalno kašnjenje?Struktura moj broj nešto ovako

OSOBE b_filter IS
Generic (W1: VRIJEME: = 4 NS; w2: VRIJEME: NS = 8);
LUKA (x: IN bit; y: OUT BIT);
END b_filter;

ARHITEKTURA bihevioralne OF b_filter JE
-------
BEGIN
------
END ponašanja;Hvala.

 

[mohamadzn]

ovaj kod nije synthesizable.
te trebaju stvoriti shif registrirati i CLK domenu 1ns pomaka ulazni puls posmični spremnik onda imate 4ns puls u 4. bitni i 8 u 8..
if (CLK = '1 'i clk'event) onda
pomak (8 downto 0) <= shift (7 downto 0) & ulaz;