T
tiger_shark
Guest
Bok opet,
Imam još jedan quesiton za vas.Ja sam koristeći spartanski 3-1.500 i sat pomoću 108 MHz XTAL.sat ide direktno u DCM i 27,54 jesu generiran.Međutim, kad sam sonda pinski ulaz sat na FPGA, vidim potiče od 27 i 54 i 81 tamo.Maksimalna brzina na brodu je 108 MHz.
Da li itko zna da li ili ne moguće je da je izlaz iz DCM unutar FPGA reflektira nazad (curi) do ulaza i to je ono što sam očekivao?
Thanks in advance,
Regards - TS
Imam još jedan quesiton za vas.Ja sam koristeći spartanski 3-1.500 i sat pomoću 108 MHz XTAL.sat ide direktno u DCM i 27,54 jesu generiran.Međutim, kad sam sonda pinski ulaz sat na FPGA, vidim potiče od 27 i 54 i 81 tamo.Maksimalna brzina na brodu je 108 MHz.
Da li itko zna da li ili ne moguće je da je izlaz iz DCM unutar FPGA reflektira nazad (curi) do ulaza i to je ono što sam očekivao?
Thanks in advance,
Regards - TS