PROM to FPGA KONFIGURACIJA

[Navya]

Hi All,
Pročitao sam iz spartanski i platforme flash data sheet da je "majstor u serijskom modu, FPGA automatski učitava konfiguracija bitstream u malo serijski od vanjskih memorija sinkronizirana po konfiguraciji sat (CCLK) generira FPGA"

Želim znati ako ima je bilo koji specifičan program unutar PROM ili FPGA identificirati CLK i daju odgovarajuće podatke na FPGA.Kako se to događa automatski?

Je majstor serijski način ili gospodar paralelni način brže u slučaju spartanski 3 serije?

Molim odgovor hitno,

Hvala

 

[bis_]

Cijeli i detaljan opis, uz sve potrebne veze, u ovom načinu rada konfiguracije (svi drugi načini) možete naći na web-mjestu Xilinx.unutar dokumenta pod nazivom "Spartan-3 generacije konfiguraciju User Guide" UG332.pdf.Ako ste previše lijeni za traženje imam mjesto izravnu vezu za to.
http://direct.xilinx.com/bvdocs/userguides/ug332.pdf

bis

 

[Navya]

Hvala bis.Ali, može u reći mene gdje svi ja mogu nađi majstora paralelni način koristeći platformu dizajn flash PROM kao majstor serijski u ovom dokumentu.

 

[bansalr]

U mogu naći u listu FPGA podataka na temelju konfiguracije sekcije.

 

[bis_]

Pročitajte poglavlje 6. UG332.pdf:
Quote:

Master Paralelni način rada je dostupan samo na spartansku FPGA-3 obitelji.
Pogledajte

DS099: Spartan-3 FPGA obitelji Data Sheet za detalje.