Problem sinteza

[alpacinoliu]

RTL kôd je sintetizirana koristiti DC (verzija: 2003,12-SP1 za Linux).Kao rezultat toga, sintetizirani netlist nije ono što sam očekivala (kao slika 1), kao i njegova funkcija je u pravu.Želim dobiti shematski kao figue 2.Kako doći shematski kao lik 2?

Any advice and discussion is expected and appreciated. Thand vam unaprijed
RTL broj kao što slijedi:
Šifra:dodijeliti lbswaprstz = hwresetz & (scan_testmode | ~ vpixvalidrp);

Uvijek @ (posedge hpixvalidclk_mux ili negedge lbswaprstz)

započeti

if (! lbswaprstz) počinju

lb2wsel <= 0;

lb3wsel <= 0;

lb4wsel <= 0;

lb5wsel <= 0;

end else begin

lb2wsel <= lb1wsel;

lb3wsel <= lb2wsel;

lb4wsel <= lb3wsel;

lb5wsel <= lb4wsel;

kraj

krajdodijeliti lbswaprst1z = (scan_testmode)?
hwresetz: lbswaprstz | ~ shiften;

dodijeliti lbswaprst2z = (scan_testmode)?
hwresetz: lbswaprstz | shiften;

Uvijek @ (posedge hpixvalidclk_mux ili negedge lbswaprst1z ili negedge lbswaprst2z)

započeti

if (! lbswaprst1z) počinju

lb0wsel <= 0;

lb1wsel <= 1;

end else if (! lbswaprst2z) počinju

lb0wsel <= 1;

lb1wsel <= 0;

end else begin

lb0wsel <= lb5wsel;

lb1wsel <= lb0wsel;

kraj

kraj

 

[ami]

probati ovaj u vašem DC skripta
1.prvo, create_clock za hpixvalidclk_mux
2.onda set_dont_touch_network za sat i reset signala (lbswaprstz, lbswaprst1z, lbswaprst2z)
Uzdanica ovaj pomoć!
Ami

 

[alpacinoliu]

Ami wrote:

probati ovaj u vašem DC skripta

1.
prvi,

2.
onda set_dont_touch_network za sat i reset signala (lbswaprstz, lbswaprst1z, lbswaprst2z)

Uzdanica ovaj pomoć!

Ami

 

[Anjali]

što su vozači N17 & n18?

 

[ami]

1.korištenje scan_mux za scan_test signala i set_dont_touch_attribute za one scan_mux
2.set_dont_touch mreža za sve sat i reset signal
Žao nam je, ali morate prijaviti kako biste vidjeli ovaj privitak

 

[ami]

Multipleksor zaključak za specifične Izjavu slučaj

modul mux8to1 (DIN, SEL, DOUT);
input [7:0] DIN;
input [2:0] SEL;
izlaz DOUT;
reg DOUT;
Uvijek @ (SEL ili DIN)
begin: blk1
slučaj (SEL) / / synopsys infer_mux
3 B000: DOUT <= DIN [0];
3 b001: DOUT <= DIN [1];
3 b010: DOUT <= DIN [2];
3 b011: DOUT <= DIN [3];
3 B100: DOUT <= DIN [4];
3 b101: DOUT <= DIN [5];
3 b110: DOUT <= DIN [6];
3 b111: DOUT <= DIN [7];
endcase
kraj
endmodule

 

[seanwu]

Možete set_dont_use na negedge FF stanice za rješavanje problema.
Bolje bi bilo da create_clock na hpixvalidclk_mux prije sastaviti.

 

[alpacinoliu]

Ami wrote:

Multipleksor zaključak za specifične Izjavu slučajmodul mux8to1 (DIN, SEL, DOUT);

input [7] DIN;

input [2] SEL;

izlaz DOUT;

reg DOUT;

Uvijek @ (SEL ili DIN)

begin: blk1

slučaj (SEL) / / synopsys infer_mux

3 B000: DOUT <= DIN [0];

3 b001: DOUT <= DIN [1];

3 b010: DOUT <= DIN [2];

3 b011: DOUT <= DIN [3];

3 B100: DOUT <= DIN [4];

3 b101: DOUT <= DIN [5];

3 b110: DOUT <= DIN [6];

3 b111: DOUT <= DIN [7];

endcase

kraj

endmodule