problem sat

[fighter212]

hi all,

I'm nailazeći vrlo stran problem oko sat u moj dizajn.sat net "clk" priključen izravno na CP luci od FF.kad sam promatrati net "clk", radi normalno.ali kad sam promatrati CP luke FF, on drži logike 1.
ako ja pokrenuti simulaciju bez učitava. SDF, sve radi normalno.
ovdje je od valnog Debussy.tko može pomoć mene.
Žao nam je, ali morate prijaviti da biste vidjeli u ovom prilogu

 

[nand_gates]

Sa SDF ur smanjiti učestalost takta i probajte i javite nam se
rezultate.Pustara sam također željeli znati da li ste uzimajući bilo koji greška
dok SDF učitati datoteku.

 

[fighter212]

u mojoj dizajn sam koristio neke modele koji su ovna descripted u ponašanju razini, te će biti zamijenjen hardvera core kad vrpca out.ram u netlist ovih modela ostati u ponašanju razini.Tako postoje neke upozorenja kao što je ovaj:
ncelab: * W, SDFANS: pokušati prokomentirati na nepostojeći izvor djelokrug priključak DOx6x na razini tb_chip.chip.u0.epinf.ep0_rx_fifo.ram0.sram2_64x8.
ncelab: * W, SDFAND: Pokušaj povezati zapažanje na nepostojeće odredišna luka RAx5x na nivou tb_chip.chip.u0.epinf.ep0_rx_fifo.ram0.sram2_64x8 opsega.

nekih drugih upozorenja kao što je ovaj:
ncelab: * W, SDFNGL (E: \ projekta \ Šmic \ nula \ sdnrq2.v, 87 | 40): pokušati bilježiti negativne vremena check ograničenje primjer (tb_chip.chip.u0.rst_local_reg), no-NEG_TCHK ne navede, postavljanje na 0.
$ čekanju (CP posedge & & & (SC == 1'b1), SD posedge & & & (SC == 1'b1), th_cp_sd_l, Notifier);
ncelab: * W, SDFNL1 (E: \ projekta \ Šmic \ nula \ decrq2.v, 95 | 74): pokušati prokomentirati negativnu vrijednost za 1 ograničenje vremena check in instanca (tb_chip.chip.u0.eeprom_if. \ counter_start_stop_reg [0]), postavljanje do 0.
$ oporavka (posedge CDN & & & (ENN == 1'b0), CP posedge & & & (ENN == 1'b0), tsu_cdn_h_cp, Notifier);

moj sinteza i simulacija alat je synopsys dizajn prevodilac i ritam NC-Verilog.

 

[nemolee]

Mislim da postoje negativne vrijednosti vremena u vašem SDF datoteku.
Moraš provjeriti P & R alata i regenerirati SDF novu datoteku za simulaciju.