Problem s Modelsim Simulacije

[cherukukeshav]

Bok

Koristio sam Flipflop primitivac iz jezik predloške za Xilinx ISE9.1i u mom dizajnu.

Problem -
Našto ja pokušati simulirati dizajn koristeći modelsim.iam uzimajući greška kao što je ova ..

Projekt otvorenih (C: / Documents and Settings / keshago / Desktop / tetbench / skljokati)
# Loading projekt ćuška
# Prevesti u tesflop.v bila uspješna.
vsim-L (C: / Documents and Settings / keshago / Desktop / resource / parts_lib) work.tesflop_v
# Vsim-L (C: / Documents and Settings / keshago / Desktop / resource / parts_lib) work.tesflop_v
Loading work.tesflop_v #
Loading # C: / Documents and Settings / keshago / Desktop / resource / parts_lib.flop
Loading # C: / Documents and Settings/keshago/Desktop/resource/parts_lib.FDCE_1
# ** Error: (vsim-3043) C: / Documents and Settings/keshago/Desktop/resource/FDCE_1.v (39): nerazriješen referenca na 'glbl'.
# Regija: / tesflop_v/uut/FDCE_1_inst
# Error loading designPogreška detalji
verror 3043
#
# Vsim Poruka # 3043:
# Navedeno ime na jednostavan ili hijerarhijsko referenca se ne može pronaći
# Kao primjer ili objekt u dizajnu.
#Ali kada sam pripovijeda u modelsim iz ise ja sam u mogućnosti da simuliraju dizajn.

Može bilo koji tijelo pomoć mene u tom smislu!

Thanks in advance
Keshav

 

[keano]

možete li podijeliti vaše izvorne datoteke?
Mislim da ja mogu pomoći.

 

[echo47]

Nerazriješen referenca na 'glbl'Vaša lista ModelSim HDL datoteke projekta bi također trebalo uključivati $ Xilinx / Verilog / src / glbl.v
is the environment variable pointing to your ISE installation

$ Xilinx
je varijablu okruženja pokazujući na svoj instalacijski ISEZa više informacija, traži vaše ISE "Synthesis and Simulation Design Guide" za riječ glbl.vTakođer pokušajte Xilinx pretraživanje web stranica za modelsim
riječima i glbl.v

 

[cherukukeshav]

hvala za ur odgovor ..Problem rijesen ..detalji

Model VLOG Sim (vsim-3043) nerazriješen referenca na 'glbl'.Ako ćemo koristiti uređaj Verilog primitivi u Xilinx ISE i korištenje tih modula prikazivati u Model Sim stvaranjem zasebna projekta.Mi lice greška nerazriješen referencu na glbl.v

Globalna set / reset i globalno tristate signali su definirane u $ Xilinx / Verilog / src / glbl.v modul.

Slijedite korake kako bi simuliraju modula koje koristite uređaj Xilinx primitivi
1.Instantiate je glbl modul testa klupu.
2.Kompilirati sve koristi Xilinx uređaj primitivi uključujući glbl.v u radu knjižnice.
3.Nakon kompilacija, odaberite glbl i klupa test file istovremeno i simulaciju.
4.Odaberite signali potrebni za pregled.
5.Zatim pokrenite simulaciju.To će pomoći onima koji su dobili zaglavi sa ovim problemom.
Postoji svibanj biti neki drugi način dati referencu o datoteci glbl.v.

- Keshav