Problem s instaliranjem ModelSim

A

atena

Guest
Pozdrav svima, i ispričavam se ako sam posted ovoj temi u krivu rubriku.Imam reinstalled Model Sim verzija 6.0a u moj računalo i isto tako je dobio License datoteku s Xilinx.Kada sam pokušao simulirati moj VHDL i oba Verilog kod modela s Sim, to show error code: 103 ...(neuspjeh u dobivanju VHDL (Verilog) licence).Predlažem da se greška mora biti datoteka s licencom ili Sever, ali ja dont znati kako to maknuti Internet, može bilo tko plz popuštanje mene vodič da biste riješili ovaj problem.Hvala puno unaprijed.

 
Trebali biste preuzeli najnoviju verziju ModelSim na web stranici i zatražite novu licenca ključ.

 
Mislim da je moguće da je licenca varalica staza s modelsim nije ispravna.pls check put licence i provjerite je li licenca istekla ...

 
haneet wrote:

Mislim da je moguće da je licenca varalica staza s modelsim nije ispravna.
pls check put licence i provjerite je li licenca istekla ...
 
Zdravo,

kao što i ja razumijem,
pokušavate napraviti mješoviti jezik simulacija.Jeste li sigurni da Xilinx ModelSim licencom obuhvaća tu opciju?Čak i uz punu licencu ova opcija mora biti kupljen odvojeno.Da li je greška se pojavljuju samo kada simulacijom VHDL?

Pozdravi,
Frank

 
kao što sam ostvariti od atena pitanje pokušava sastaviti 2 venja u VHDL i Verilog to ček ako bilo koji od kodova je sastavljanja ...
JA stvarno dont misliti atena pokušava koristiti mješovite jezik ...ali ako je to slučaj onda nitko od hardverskih alata će podržati ...
guyz ispraviti me ako sam krivo ...

 
Koji modelsim verziju da li vi koristite?

http://www.xilinx.com/ise/verification/mxe_details.html

ep20k

 
FvM wrote:

Zdravo,kao što i ja razumijem, pokušavate napraviti mješoviti jezik simulacija.
Jeste li sigurni da Xilinx ModelSim licencom obuhvaća tu opciju?
Čak i uz punu licencu ova opcija mora biti kupljen odvojeno.
Da li je greška se pojavljuju samo kada simulacijom VHDL?Pozdravi,

Frank
 

Welcome to EDABoard.com

Sponsor

Back
Top