pomoć Verilog

Z

zhangpengyu

Guest
Bok
dečki!

Uvijek @ (a)
b <= a;

Je li ovo kodiranje sintetičkih stil?
Ako je tako, što će biti kod sintetiziranim to?Hvala!zhpy

 
koji će spajati na žice ...

a - b

u izjavi equlivilant bi se

dodijeliti b = a;

jelydonut

 
Da, to je synthisizable kod.To je ekvivalent za dodjeljivanje izjave i
ne postoji ništa krivo s tom stilu.

Kada se dobije dizajn komplicirano, na primjer, kad postoje deseci
varijabli u osjetljivosti na listi je uvek @ () izjavu sprema
dan.

Obje metode su prihvatljiva i ispravna kodiranje stilu.

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Hladno" border="0" />Kelvin

 

Welcome to EDABoard.com

Sponsor

Back
Top