V
vijayanand_ME
Guest
Bok,
Imamo procesor koji može podržati SS7 signalizacije i
Imam snimljene neke pakete od procesora a sljedeće su detalji
Prvi paket FF FF 01 03 pne D4
drugi paket FF FF 01 00 27 E6
Pne D4 su CRC -16 polje u prvom paketa i
27 E6 su CRC-16 polja u drugom paketu.
Od procesora data sheet i found "16-bitni CRC-CCITT" se koristi za generiranje CRC.
Ako sam izračunati CRC od online alata ja sam ne uzimajući pravo CRC (u usporedbi s mojim pakete)
Može bilo koji neki pomoć mene kako da biste dobili ove Konvencije o pravima djeteta, a ja sam u provedbi ove FPGA (Verilog ili VHDL)
Calulation koraci su dobrodošli za lakše razumijevanje ..
S poštovanjem,
Vijay
Imamo procesor koji može podržati SS7 signalizacije i
Imam snimljene neke pakete od procesora a sljedeće su detalji
Prvi paket FF FF 01 03 pne D4
drugi paket FF FF 01 00 27 E6
Pne D4 su CRC -16 polje u prvom paketa i
27 E6 su CRC-16 polja u drugom paketu.
Od procesora data sheet i found "16-bitni CRC-CCITT" se koristi za generiranje CRC.
Ako sam izračunati CRC od online alata ja sam ne uzimajući pravo CRC (u usporedbi s mojim pakete)
Može bilo koji neki pomoć mene kako da biste dobili ove Konvencije o pravima djeteta, a ja sam u provedbi ove FPGA (Verilog ili VHDL)
Calulation koraci su dobrodošli za lakše razumijevanje ..
S poštovanjem,
Vijay