Pomoć: Poništavanjem šiljaka tekuće zrcalo output current

[mohazaga]

Hi,,,
sljedeće ckt i izlazni signal descripe upotreba beta-multiplikatora kao trenutni izvor za SCL.Kao ulazni signal SCL je puls 0-1 volti s 1N širine, razdoblju 2n (vin2 Revers vin1).Trenutni izvor sinked by SCL ima bodlje kao jasan u izlazni valni oblik (I3).Zašto?i kako to riješiti?
hvala
CKT, Wn2 = 53 * 220n LN2 = 2 * 180n
http://images.elektroda.net/44_1176386680.jpg
Izlazni signal (struja)
http://images.elektroda.net/95_1176386865.jpg
čekanje

 

[hr_rezaee]

Bok
Mislim da je vaš problem "sat feed putem".
spojiti kondenzator na vratima M5.(kapa mora biti između vrata M5 i GND)
možda smanjiti impulse.
pozdravi

 

[lladnar23]

Pa, ako ste stavili veliku kapu na M5, možda ćete biti u mogućnosti smanjiti amplitude bodlji, ali u isto vrijeme te povećati vrijeme konstanta za taj čvor rješavanje.Vi svibanj sudariti se situacija u kojoj rafalom iz aktivnosti na SCL može uzrokovati promjenu na niske frekvencije i poslovni sklop.

Jedan od mogućih rješenja bi bilo izgraditi tampon staviti prije ulaza da bi ograničiti niskonaponske ljuljačka na ulazi - na taj način da ne dobijete šiljaka na M5 tijekom prebacivanja.

 

[mohazaga]

Hi,,,

Mogao objasniti u dalje?i vrijednosti W / L ima ikakva učinka preko toga?

ili ako stavimo diod CMOS spojen na odvod od M5 može smanjiti čavli?!
hvalaDodano nakon 3 sata 36 minuta:Hi,,,
Pokušavam da se rješenje, ali šiljaka i dalje tamo?
hvala

 

[hr_rezaee]

Bok
Ne znam više o hrani kroz sat u SCL sklopove.
sat Feed je kroz podjelu pretporeza sata preko Cgs1, Cdg5 i Cg5.
Mislim da veliki poklopac na vratima M5 mogu smanjiti, ali mislim da to može smanjiti brzinu SCL.
Ali ako vin2 je obrnuto od vin1 onda moramo imati nijedan sat feed putem ili vrlo malo.
pozdravi

 

[mohazaga]

Hi,,,
Da dodam još jedan stadij SCL vidjeti učinak je više nego trenutno na sljedeći tekuće zrcalo se najgora faza koji efekt se iz 2. SCL.(S istim ulazni puls ranije spomenuti).
samo vidjeti I1, I2, I3 & I4 u narednih brojkama.
Ja post Bothe ckt i izlazni signal
može u pomoć ugoditi?
hvala<img src="http://images.elektroda.net/9_1176610996_thumb.jpg" border="0" alt="Help:Canceling the spikes of current mirror output current" title="Pomoć: Poništavanjem šiljaka tekuće zrcalo output current"/>http://images.elektroda.net/9_1176610996.jpg<img src="http://images.elektroda.net/77_1176611074_thumb.jpg" border="0" alt="Help:Canceling the spikes of current mirror output current" title="Pomoć: Poništavanjem šiljaka tekuće zrcalo output current"/>http://images.elektroda.net/77_1176611074.jpg