pomoć DFT pitanje?

[keshexinxin]

Sada sam koristiti i za dodavanje synopsys DFT lanac nakon scan sinteza je Verilog kod.

prije nego što sam insert_scan.JA dont check_test naredbu.i DC, dajte mi neke informacije kao što su

Informacije: zaključen sustava / test luku satom XCLK (20,0,30,0). (TEST-260)
Informacije: zaključen sustava / test luku satom XCLK (20,0,30,0). (TEST-260)
Informacije: zaključen sustava / test luku satom XCLK (20,0,30,0). (TEST-260)

ali prije nego što sam provjeriti test.Ja definirati protokol test i stvoriti samo jedan sat test XCLK (20,0,30,0).Ne znam kako mogu dobiti druge dvije systerm sat.i kako da biste dobili osloboditi od njima.

btw.Koristim synopsys 2.002,05 ver

hvala za pomoć

 

[keshexinxin]

oh žao.Ja pogriješite o informacijama.

informacija kao što je ova

Informacije: zaključen sustava / test luku satom XCLK (20,0,30,0). (TEST-260)
Informacije: zaključen sustava / test luku satom CPU_ADDR [1] (22,5,27,5). (TEST-260)
Informacije: zaključen sustava / test luku satom conf [1] (22,5,27,5). (TEST-260)

 

[alanray]

Je li vaš dizajn imaju interne vrata sat

 

[johnnyh]

ugoditi pošta Vašeg script file, samo error poruku ne može otkloniti neispravnost.