PLL Sweep Lock Circuit?

B

biff44

Guest
Imam niske frekvencije VCXO da sam težak to zaključati kako bi primio signal slab.To utvrde prekid, osim kada je prijemnik izlaz padne ispod -20 dBm kontrole petlje gubi zaključati i analogna integratora kočiće na opskrbe željeznicom.Onda za nekih nelinearnih razloga, to neće ponovno sticanje dok je snaga podignuta na 0 dBm.

Faza detektor je DC spojena mješalica, tako da nema osigurac učestalost nabavka još.Iz raznih razloga, htio bih zadržati ovu jednostavnu analogni detektor faze umjesto digitalna fazna / detektor frekvencije.

Sjećam se, iz davno, sklop zaključavanje zamah, gdje možete osjećaj iz zaključavanje stanje i snagu integratora na zamah kao zubac testere za ponovno sticanje.Ako sam mogao pomesti bend, vjerojatno bi fazno spregnuta na niže razine vlasti.Se bilo tko imati shematski takvog spoja?

Hvala

 
rampa-generator prije VCO svibanj pomoć u acquireing slab signal i vraća PLL za zaključavanje stanje.

 
Kao što se sjećam te bi trebao isto tako dodati ckt zaključavanje pokazatelj, da isključite rampu kad se dostigne zaključati.
g579

 

Welcome to EDABoard.com

Sponsor

Back
Top