PLL preskočite sat

[kinysh]

mi smo pomoću PLL na čip.
12M ulazne, izlazne 96Mhz, možemo ga podijeliti po 4 i izlaz na jastuk,

kad smo monitor jastuk,
ponekad analyzier logika će se prikazati min frequcecy od 12Mhz.
to traje oko 1-2 minute.

Kako se to moglo dogoditi u PLL dizajna.

 

[nadut]

To bi mogla biti instrumentacija problem uzrokovan tvoj logika analizator.Pokušajte ispitivanja jastučić s digitalnim pohranu opseg i izgled za neočekivane naponskim razinama i impuls širine.Noviji Tektronix opsega može se postaviti za prikazivanje na nedovoljne ili ogroman impulse.

 

[kinysh]

da, ja isto sumnjam da ću probati to podoba taj vanjska strana sutra.

ali ono što je čudno na mjeru 45Mhz izlaz je bolji od 22.5Mhz.
Ja monitore 45Mhz severial minuta, a ne problem.
22.5Mhz će imati problema lako je u istom razdoblju.

rezultati
kinysh

 

[Nitko]

AMP neki dobitak u svoj krug biti previsoka u low raspon frekvencije i rezultat u lažna oscilation.

 

[kinysh]

Hvala, sve
glupo opseg napraviti pogrešku.

ali nakon toga, još uvijek sam pronaći neke jitter PLL malo, oko> 1 ns

rezultati
qysheng