Pitanje: LVDS vozač input stage

[bluestatic]

Im 'događaj LVDS vozač dizajn, koji u osnovi je diferencijalno pojačalo, ulazni ovog diff amp je jednom kraju signal A i njezina inverzija NA.(zamahu od 0V do 3.3V)

NA je izrađen od A pomoću inverter, pa je vrijeme kašnjenja (ili skew) između njih, recimo, 400ps.Tu dolazi problem, od simulacija Vidim da je ova 400ps izvitopereni mogu izazvati vrlo seriouse smečirati na izlazna struja.I ponekad je uzrok izlazni mod zajedničke promjene.

Tako sam zadivljen, ako itko zna kako se generira potpuno komplementarni pesudo differental jednako od jednog kraja unosa A.

mnogo hvala

 

[dumbfrog]

u mogu koristiti formalni prijenos vrata poravnati 400ps zakašnjenja.

Također, to zvuči kao da nemate predriver za lvds vozača.Zato imate smečirati.

ovdje je ono što sam učinio prije i postignuto preko 1.2G u 0.35um

side1: mala vrata inverter t većim inverter
side2: mala inverter Inverter većim inverter

side1 feedove na predriver i side2 isto tako u drugi predriver feedovi

I jedan peper, ne moj dizajn, a možete dobiti izgled.
Last edited by dumbfrog
13. kolovoz 2004 6:18, edited 2 puta ukupno

 

[bluestatic]

dumbfrog, ispričavam se nisam čine ga vrlo jasna.Ovo je LVDS vozač, ulaz iz jezgra 1G bps jednog kraja signle i tampon LVDS vozač će pretvoriti to postalo LVDS signaliziranje.
Pitanje je da li da se ovaj "ulazni signal završetka" iz jezgre postaju pesudo diffential, i spojite ih na doprinosu diffential amp (LVDS driver).Vrlo je slična je previouse imate pitanje odgovorio.
No, učinio sam neke simulacije na Vašim vratima Tranmssion prijedlog, rezultat je ne tako dobro u velikom brzinom.Kao što znate T vrata otpornik je u osnovi, dok je više inverter kao kapu.Dakle s obzirom na proces i temp varation, T vrata kompenzacije svibanj neće biti tako dobar.
Bilo koji komentar?Hvala

 

[ericzhang]

A cross-slabo sparen inverters postavljene
između dva glavna inverters će mininimize
ukošenje se između dva signala i učiniti ih
pseduo diferencijalna.Nadam se da pomaže.

Još jedno pitanje: kako kontrolirati zajedničke
Način napon od output LVDS driver?

BR

eric
8 / 15

 

[bluestatic]

Eric, JA dont 'stvarno shvatiti svoju ideju, mogu vam dati više informacija o njoj?
BTW, možete pronaći na donju vezu, ona se spominje način za kontrolu vozača zajedničke modu, i to radi u pratical dizajn.

ee.unipr.it / ~ andrea/PUBLIC/36ssc04-boni.pdf

 

[dumbfrog]

ericzhang wrote:

A cross-slabo sparen inverters postavljene

između dva glavna inverters će mininimize

ukošenje se između dva signala i učiniti ih

pseduo diferencijalna.
Nadam se da pomaže.Još jedno pitanje: kako kontrolirati zajedničke

Način napon od output LVDS driver?BReric

8 / 15