ograničenja i rješenja u niskog napona dizajnu ADC

U

userss

Guest
Trebam izvori o ograničenja i rješenja u niskog napona dizajn / D pretvarača.Možete li mi dati prijedloge?

Hvala

 
Dat ću vam primjer o ograničenjima.

Na primjer, ako koristite punjenje-based za obradu ADC koji se ciklički, cjevovod ili charge-redistribuciju te pokušati maksimalno se dati napajanje.

Kapa veličine trebaju biti definirani krajnji buka

Vn ^ 2 = k * T / C

Ako možete koristiti frakcija "" iz napajanja i postaviti buke napon 3 * sigma = 1LSB onda kapa treba

C> k * T / (* Vdd * / (3 * 2 ^ n)) ^ 2 = 774fF za = 0.75, Vdd = 1,2 V, n = 12

Tako za svaki zalogaj poklopac ide gore za faktor 4.Ako ste pola Vdd trebate također 4 puta kapa veličine.To bi trebao biti naplaćen od opskrbe.Energije koja je potrebna iz ponude je zatim dvaput nego da sa originalnim napona.

Tako napona postupno dovodi do manje effcient ADC-a.Ili netko reći analogni skaliranje je smrt.Istina, digitalni mogao poboljšati i podršku ADC funkcije, ali ne i buke!

 

Welcome to EDABoard.com

Sponsor

Back
Top