O Timequest timing analizator

[trupesh.vasoya]

kako koristiti timequest alat timing analizator, molimo Vas da bilo tko može mi reći o tome, bilo jednostavan način ili uzorak primjer za to, ja ne mogu razumjeti o ograničenju koriste u njoj ugoditi pomoć mene .... Hvala

 

[hairo]

Ovdje je jednostavan tutorial vjerujem vam mogu pomoći: Hvala.

 

[trupesh.vasoya]

Zahvaljujući hairo, to je stvarno korisno za mene, ali moj pravi problem je u kojem stanje moramo postaviti to ograničava u timequest timing analizator i bilo primjera gdje monter uspjeti da stane dizajn na uređaju (FPGA) i moramo koristiti timequest za skup koji ograničavaju .. Pričekajte za pozitivan odgovor .. Hvala,

 

[hairo]

monter ne bi odgovarao dizajn na uređaju (FPGA) i moramo koristiti timequest za skup koji ograničavaju

Kako je moguće koristiti tempiranja ograničenja pomoću timequest ako dizajn ne stane na određenom uređaju? Ja to ne razumijem. Ako dizajn ne stane na određenu FPGA uređaja, onda smo jednostavno promijeniti većem FPGA uređaja. Hvala.

 

[trupesh.vasoya]

da ste apsolutno u pravu, zapravo sam malo zbunjen u ovoj temi tako ...., napokon znam o timequest timing analizator. Hvala za pomoć.