Aug 9, 2000 #1 B bansalr Guest Postoji li neki jednostavan način da se pretvoriti popisani podataka vrstu std_log_vector u VHDL
Aug 9, 2000 #2 A aji_vlsi Guest bansalr je napisao: Postoji li neki jednostavan način da se pretvoriti popisani podataka vrstu std_log_vector u VHDL
bansalr je napisao: Postoji li neki jednostavan način da se pretvoriti popisani podataka vrstu std_log_vector u VHDL
Aug 9, 2000 #3 B bansalr Guest Vrsta država je (a, b, c, d, e, f); signal cur_state: država; Želim pretvoriti države da std_logic_vector. POS će se vratiti položaj pojedinog tipa.
Vrsta država je (a, b, c, d, e, f); signal cur_state: država; Želim pretvoriti države da std_logic_vector. POS će se vratiti položaj pojedinog tipa.
