MOS tranzistor Površina konfuzija!?

A

aryajur

Guest
Imam malu zabunu u pogledu prostora od MOS tranzistor.Kada koristimo MOS tranzistor za simulacije u kadenca postavljamo njegova svojstva kroz imovinu dijaloški okvir kao što je prikazano na slici u prilogu.U ovom dijaloškom okviru smo polja za Izvor i izlučivalo difuzije kao područje

Quote:0.7u * iPar ( "w")
 
Izvor / izlučivalo površine koja se koristi za izračunavanje kapacitivnost.I'm guessing je 0,7 je minimalna zemaljske vladavine za udaljenost između vrata izjaloviti / source region.Ovo je najvjerojatnije na način p-cell je generiran.Ako je p-flaten ćelije tako da možete promijeniti izgled trebate modificirati jednadžbe.Ja bi razgovor u jedan od Vaših kadenca stručnjacima kako bi provjerili kako se jednadžbe koriste se i što parametri su položili na simulator.

 
Da, to je korištena za izračunavanje kape oba sidewall i spojeve.

 
Ali ako se izlučivalo dijele 2 dvije transistors o izgledu (ABAB oblik), vaš će uključivati simulacija spajanja kondenzator dvaput!
Inače, 1.4u 2 * iPAR ( "w") je pravi ulaz u većini slučajeva.: sm38:

 

Welcome to EDABoard.com

Sponsor

Back
Top