Može netko objasniti smisao ove DRC error?

M

mfhanif

Guest
Bok,
Ja sam automatski generiran raspored od shematski, dok trčanje DRC ja sam uzimajući "Nmos da pwell kontakt max 30um ".....može bilo tko objasniti smisao ove pogreške ....

hvala

 
k_90 wrote:

izgleda mi kao da ne morate podloge kravata oko ide modulu.
 
dodaj podloge kravatu kao do nmos kao što možete.Postoji svibanj biti opcija za dodavanje podloge vezati za tranzistor u meni njegova svojstva (ovisno o kvaliteti tehnologija datoteke iz ljevaonica, AMS C35 ih ima).

 
bok,

za svaki uređaj ima max širine uređaja i kada ovaj uređaj prelazi max širine zastave to DRC greška kao što je tvoj, tj. nmos da pwell kontakt udaljenost je 30um.

uređaja kao što je nmos, kravata podloga za to je ptap ili ptap prsten i za pmos je ntap ili ntap prsten.

za brisanje ovog DRC ptap greška mjesto ili p-ring guard (ptap prsten) u neposrednoj blizini uređaja, možete postaviti uređaje unutar ovog prstena.na taj način izvor i odvoditi od uređaja može susresti supstrat kravata vrlo blizu da to i tvoj greška će biti izbrisani.

Paramjyothi

 
Paramjyothi wrote:

bok,za svaki uređaj ima max širine uređaja i kada ovaj uređaj prelazi max širine zastave to DRC greška kao što je tvoj, tj. nmos da pwell kontakt udaljenost je 30um.uređaja kao što je nmos, kravata podloga za to je ptap ili ptap prsten i za pmos je ntap ili ntap prsten.za brisanje ovog DRC ptap greška mjesto ili p-ring guard (ptap prsten) u neposrednoj blizini uređaja, možete postaviti uređaje unutar ovog prstena.
na taj način izvor i odvoditi od uređaja može susresti supstrat kravata vrlo blizu da to i tvoj greška će biti izbrisani.Paramjyothi
 
Bok,

Bilo koja DRC će provjeriti po minimalne udaljenosti i minimalne dimenzije biti praćeni DRC Clean.Tako sa greška "Nmos da pwell kontakt max 30um ".....koji kaže da je udaljenost između uređaja NMOS i podloge Pwell kontakt ne smije prelaziti 30um i mjesto im blizu jedna drugoj.

regds,
anup

 
ta pogreška govori da prostor između vaše kontakte podloga je veći od 30um.

općenito ljevaonica određuje udaljenost upto koji supstrat kontakt je djelotvoran, u vašem slučaju to je 30um ... tj. neki od vaših uređaja koji su postavljeni još 30um udaljen od podloge kontakta.

ovu pogrešku ako se ne poštuje, može postati razlog da uzrokuje latchup u svoj dizajn.

 
mfhanif wrote:

Bok,

Ja sam automatski generiran raspored od shematski, dok trčanje DRC ja sam uzimajući "Nmos da pwell kontakt max 30um ".....
može bilo tko objasniti smisao ove pogreške ....hvala
 
ja mdae raspored inverter UMC u 90 nm tehnologije ..whern ja trčanje DRC to je prikazano kao što su mnoge greške ..
metalni 1 pokrivenost mora biti veći od 20% iznad lacal 100um * 100um području korak 50um
ovo je greška prikazuje upto metal 11 ..ima je neki drugi greška dolazi ...Die kutak pravilo 1, ME!moraju povući sa 135 kuta ....plz pomoć mene ...svojim vrlo hitan za mene .....plzzzzzzzzzzz

 
lokesh Garg wrote:

ja mdae raspored inverter UMC u 90 nm tehnologije ..
whern ja trčanje DRC to je prikazano kao što su mnoge greške ..

metalni 1 pokrivenost mora biti veći od 20% iznad lacal 100um * 100um području korak 50um
 
Zdravo,

Ja sam automatski generiran raspored od shematski, dok trčanje DRC ja sam uzimajući "Nmos da pwell kontakt max 30um ".....može bilo tko objasniti smisao ove pogreške ....

Značenje ove pogreške je da vaš tranzistor NMOS imaju četiri kontakte: vrata, odvod, izvor i bulk.The kontakt Skupno je u pwell.So maksimalna udaljenost između kontakta tranzistor (odvod ili izvor) te pwell kontakt 30μm.

Nadam se da je odgovor na vaše pitanje.

ono što je tvoj auto generiran raspored softver?
Can you help me dajući nikakvu dokumentaciju ili ovaj softver.

Hvala vam na pomoći

 
Ja menas imate ili nije mjesto subsy = Trate kontakte u svoj izgled ili udaljenost između njih treba biti manja od 30u

 
Nažalost, mnoge rasprave, sve ispravno, ali udaranje okolo grm!

Da, ja sam primijetio sličan [duga leđa iako].
Osim ako uputama, virtuoz-XL ne mjesto NTAP PTAPs.

Stavljanje PTAP bilo gdje u istoj PWELL [PSUB] će se uspostaviti električne veze većina terminal MOS, i to ne prolazi LVS previše.Međutim Pa Slavine predaleko od MOS latchup uzrokovati probleme u CMOS-u općenito.<img src="http://images.elektroda.net/33_1262859264.jpg" border="0" alt="Can anybody explain the meaning of this DRC error?" title="Može li netko objasniti smisao ove DRC error?"/>Sve što trebate je Rwell, Rsub, da bude dovoljno mali da spriječi takva.Za razliku od drugih DRC razdvajanje čekova, gdje se provjerava slojeva ili objekata za zadovoljavanje minimalnih kriterija odvajanja, Latch-Up problem je provjera za maksimalnu udaljenost kriterija.

Max udaljenost ovisi o supstratu rasuti otpornost [urođenik gustoću doping] i vafla tipa [111, 110, bulk, epitaxy] kao i, otuda ta udaljenost može biti različit za MS napredak u odnosu logike prema MS-RF ljevaonica proces, čak u istom proces čvor.

Za previewa od početka to nije potrebno!

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top