Max freq i FPGA

[ppallavi]

Bok,

što se podrazumijeva pod max freq na FPGA?

gdje se mogu dobiti informacije za frekvenciju maxmum FPGA?

Vidio sam spartanski FPGA 3 datasheet.To se ne spominje u tom.

Hvala unaprijed.

 

[brmadhukar]

Maksimalna frekvencija po kojoj logici može raditi nakon sinteze.Konačna vrijednost ovisi o količini logike i FPGA.To obično se spominje ni u frekvencije ili kašnjenja.

BRM

 

[santuvlsi]

dragi prijatelju,

Maksimalna frekvencija FPGA je poput,

U vrijeme trajanja dobiti izlaz u FPGA kao

imate svoj RTL downlaoded kod u FPGA.

znači Brzina za FPGA da bi veze unutarnje

vrata prema funkcionalnosti napisana u RTL.

Nadam se uz pomoć analizatora logike možemo dobiti max freq na FPGA

Santu

 

[shiv_emf]

max frekvencije!watchdog timer u ISE daje max frekvencija dizajna.

 

[arnarendra]

Da, maksimalna frekvencija ovisi o logici u FPGA.
Možete ga znati analize izvješća vremena generirani nakon mjesto i put je završen.
Radna frekvencija ovisi o maksimalno kašnjenje kombinirani logike između dva promašaja.

 

[ppallavi]

Hi All,

Hvala za odgovor.

Zapravo moje pitanje nije bilo to.

Općenito, dok odabirom uređaj, FPGA freq je jedan od ograničenja.Također, kao i mi krenuti na spartanski od tjemena do obitelji Xilinx, vidimo višu frekvenciju potporu i "FPGA frekvencije" će biti veća.

Ja sam htjela pitati što je to FPGA fequency znači i gdje pronaći informacije o tome.

Hvala unaprijed.

 

[ahliang]

možete ga pronaći u datasheet

 

[master_picengineer]

Da to ovisi o FPGA.Maksimalna frekvencija je oko 400 MHz za spartanskom 4.

 

[ppallavi]

Što to znači 400MHz?

Što je krug u obzir za ovaj izračun 400MHz?

 

[shavakmm]

općenito frekvencija s obzirom će se učestalost vanjskim satom ...Sada ovaj sat je dano DKP ili PLL of FPGA iz koje frekvencije može biti povećan ili smanjen ...

 

[Salma ali Bakr]

Mislili ste kako brzo izlaze na FPGA se proizvode ili učestalosti svojih satova?za satove, to ovisi o kit ste, naravno, i ona će biti u datasheet za dizajn ... sama se pojavljuje u vrijeme izvješće u ISE ... po TRACE alat ...

saznati više o tome na ovom linku:

http://toolbox.xilinx.com/docsan/xilinx7/books/data/docs/dev/dev0118_17.html

 

[shiv_emf]

Vjerujem da ako u izabrati posebno tehnologije, on automatski daje max freq djeluju ovisno o ograničenjima.
koji alat u rad na temelju?

 

[shavakmm]

izlazni podaci mogu biti proizvedena brže nego vanjskim satom jer to ovisi o unutarnjoj satove koristiti (ili generira) od PLL ili DKP

 

[avimit]

Zaista ima 2 stvari ovdje:
Jedan od njih je: koliko brzo FPGA može raditi, odnosno ono što je max frekvencija FPGA može biti u mogućnosti da rade kod.mogu se u ovom trenutku vremena ne postoji svibanj biti bilo logike između registara, recimo na primjer taktom.To je sposobnost za rad na FPGA sat, a ne sposobnost dizajna rade unutar FPGA.
Na primjer: FPGA može imati određenje da se može raditi na frekvencijama do sat reći 500Mhz.Ovo određenje moraju pribaviti FPGA prodavatelja.

Druga je: Kako brzo dizajn kada je puštena u FPGA može raditi na: dobro da ovisi o vrsti dizajna te staviti u.
Nadam se da to pomaže,
Kr,
Avi

http://www.vlsiip.com

 

[vlsi_freak]

Bok

Maksimalna frekvencija rad vašeg dizajna je dano od strane sintesajzer izvješće.
Ako nije postignuta, ponovno provjerite ograničenja, odnosno dizajn.

Svaki FPGA dobili maksimalnu radnu frekvenciju, što je vrlo visoka.To je različito od radne frekvencije vašeg projekta.Vaš dizajn ne ide raditi na frekvenciji od specifed FPGA prodavatelja.

Nadam se da to pomaže

Hvala