Maksimalna PCB frekvencije

[hjamleh]

Pozdrav svima,
Ja ću dizajn PCB-a u kojoj se čuva FPGA, i želim koristiti vanjski RAM-a na to previše.
Možete li reći mene ugoditi frekvenciju ograničenje PCB, poslovne ili čak i high-tech.
PCB.
Thanks in advance,Hani

Last edited by hjamleh on 20 svibanj, 2007 3:53, edited 1 time in total

 

[House_Cat]

Frekvencija ograničenja PCB-a ovise o izgledu, a materijal se koristi za laminat.Uz pravilnu FR4 materijala, te pažljivo izgled, low cost odbora može se za rad do maksimalno oko 10GHz.Druge materijale, kao što su teflon i laminati keramika na bazi pogodni su za čak i veće frekvencije.

Glavni ograničenje na frekvenciji je vještina inženjer koji dizajnira izgled PCB.

 

[manuel1139]

House_Cat,

Možete li nam reći 1 / 20 od usmjeravanja svoje znanje, tako da možemo doći do 500 MHz, taj bi bilo velik

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Osmjeh" border="0" />Imam izgraditi FPGA ploča s 40MS ADC imali velikih problema sa bukom u ADC.To ne bi mogle utjecati na digitalni dizajn - a ja sam samo hobi ...Srdačan pozdrav,
Manuel

 

[House_Cat]

Tu je jako malo za pravilno projektiranje odbora za ADC i DAC.Ću podijeliti nekoliko misli, ali se ne pravda predmet te bi trebao obaviti neki čitanje.

Digitalni signal vodeći i prateći rubovi su identifikator izvora energije, i AD / DA analogni signali su niske energije uski bend signale.Dva bi trebao nikada dobiti blizu jedan drugoga.Sat signali imaju tendenciju da imaju najbrže i najviše rubova na digitalni brodu, stoga su neki od najvećih izvora širokopojasnog "buka".

Svi signali su petlje, to jest, svi tragovi signala imaju odgovarajući povratni put koji će tražiti najkraća udaljenost između izvora i sudopera.Zato se svi dobro dizajniran spoj sa ADC i DAC koristi nepokolebljivosti, kontinuirana, referentne ravnine prema svim signala staze.Najniža energija signala putu povratka bit će kroz referentne ravnine direktno ispod signala trag.Priroda zahtijeva da signali slijediti put koji zahtijevaju najmanje količine energije.

Korištenje neoštećenu referentne ravnine također pruža sredstva pomoću kojih se kontrola impedancija (obično 50ohms za digitalne signale).Kontrolirani impedancija povećava prijenos energije od izvora do sudopera, te smanjuje refleksije i zračenja.Oba razmišljanja i zračenja iz digitalnog signala rubova može biti izvora buke.

Trebate voditi referentne ravnine (najčešće prizemlje) odvojeni tako da je analogni signal i digitalni signali se ne odvijaju u odnosu na isto dijelovima ravnine.Kada ste put konverter ulaznih i izlaznih tragova, treba ih grupirati i usmjeren tako da analognih i digitalnih ne paralelno jedni druge, i one su preko različitih dijelova referentne ravnine.

Isto tako, analognih izlaza ili ulaza na istoj slojeve kao i drugih digitalnih tragova (kao što su satovi) bi trebao biti fizički odvojen od najmanje 3x (grubo pravilo) tragovi širine od digitalnih tragova da se minimizira križ spojke.Neki ljudi koriste čuvaju tragove, međutim, oni su nepotrebni, i jednostavno uzmi sobi.Fizičko odvajanje ne bolji posao u većini slučajeva.

Osim navedenih, ADC i DAC napajanje mora biti je zadržao čist.To znači da je dovoljan decoupling kondenzatora pružiti stalan izvor napona signala u svim uvjetima.Razdvajanje kondenzator je ništa više nego "elektron kanta", koja opskrbljuje elektrone extra kada je iznenadna neočekivane potražnje napajanje - kao što su one uzrokovane digitalni signal rubova.Oni "kante" moraju biti u blizini moć igle kako bi se izbjeglo bilo kakvo kašnjenje u dobivanje ekstra elektrona na svoje odredište.Oni također moraju biti odabrane za veličinu da bi vremenske konstante RC niska, ili čak i oni su fizički blizu, to će potrajati predugo za njih izbaviti svoje naplatiti.

Postoje mnoge dobre reference u proizvođača aplikacija bilješke, i drugdje na webu.Pokušajte Googling stvari poput "digitalno analogni raspored" ili "mixed signal izgleda".

 

[electron_boy]

bok,
razmišljati o najbrži vozač u ur kartice i njegove tranzicije vrijeme.prijelaza vrijeme (uspon ili pad) će doprinijeti buke zbog kratkog spoja.
Značiti: Ch: 1 of Howard Johnson knjige.
koncept prekidna frekvencija će raditi za izračunavanje propusnost odbora.
Da biste proširili pojasna širina ploče povećanje broja decaps za tu određenu Frekv raspon.

 

[rogerynt]

Bok,

Ja tvoj debeli glavna briga je EMC i buke pitanje, jer to utječe na performanse.Neka opća pravila:

1.) Razdvajanje kape.slicniji ic što je više moguće.Ali, pazite GND i razdvajanje cap.izravno će se spojiti na taj poseban ic GND.

2.) Provjerite da li postoji GND ploča pod ic.Provjerite GND ploča je pravi GND tanjur, a ne samo komad bakra visi tamo.

3.) Ako je moguće, pokušajte okružuju digitalne linije po GND.

itd.Added after 1 hours 1 minuta:Izgled primjer je pričvršćen za svoju referencu.
Žao nam je, ali morate prijaviti kako biste vidjeli ovaj privitak